刷新电路、方法、芯片及数据传输系统技术方案

本申请提供一种刷新电路、方法、芯片及数据传输系统，刷新电路包括：高阻态控制电路、上拉刷新电路、下拉刷新电路；高阻态控制电路的输入端用于接收目标输入信号；高阻态控制电路的输出端与上拉刷新电路连接；高阻态控制电路的输出端还与下拉刷新电路连接；高阻态控制电路的输出端还经过一隔离器件与外部接收器连接；其中，在目标输入信号的逻辑状态在预设时长内维持不变，且高阻态控制电路的输出为高阻态时，上拉刷新电路根据目标输入信号对高阻态控制电路的输出信号进行上拉，或，下拉刷新电路根据目标输入信号对高阻态控制电路的输出信号进行下拉，以得到刷新信号。

Refresh circuit, method, chip and data transmission system

【技术实现步骤摘要】
刷新电路、方法、芯片及数据传输系统
本申请涉及数据隔离传输领域，具体而言，涉及一种刷新电路、方法、芯片及数据传输系统。
技术介绍
数字隔离器可以通过对输入信号的边沿进行编解码进而传输信号，编码后的信号具有较高的频率分量，比较容易穿过由隔离器件形成的隔离屏障，从而实现在具有高电压差的电路之间进行信号传递。但是，在传统的传输过程中，系统的接收端在因突发情况而得到错误信号后难以及时恢复正常。
技术实现思路
本申请实施例的目的在于提供一种刷新电路、方法、芯片及数据传输系统，用以改善现有技术中系统的接收端在因突发情况而得到错误信号后难以及时恢复正常的问题。第一方面，本申请实施例提供一种刷新电路，该刷新电路包括高阻态控制电路、上拉刷新电路、下拉刷新电路；所述高阻态控制电路的输入端用于接收目标输入信号，所述目标输入信号的逻辑状态为第一逻辑或第二逻辑，所述第一逻辑与所述第二逻辑为相反的逻辑状态；所述高阻态控制电路的输出端与所述上拉刷新电路连接；所述高阻态控制电路的输出端还与所述下拉刷新电路连接；所述高阻态控制电路的输出端还经过一隔离器件与外部接收器连接；其中，在所述目标输入信号的逻辑状态在预设时长内维持不变，且所述高阻态控制电路的输出为高阻态时，所述上拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行上拉，或，所述下拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行下拉，以得到刷新信号。通过上述刷新电路，由于高阻态刷新电路可以在输出高阻态的情况下被上拉刷新电路进行上拉或被下拉刷新电路进行下拉，以此能够完成在高阻态下的刷新动作。这使得在目标输入信号的逻辑状态在一段时间内维持不变时，刷新电路能够在高阻态下向接收器发送刷新信号，从而使得接收端可根据刷新电路的刷新信号及时进行数据纠正、恢复。结合第一方面，在一种可能的设计中，所述高阻态控制电路包括第一延时器、刷新控制器、高阻态控制模块；所述第一延时器，用于根据所述目标输入信号产生经过第一延时的第一延时信号；所述刷新控制器，用于根据所述目标输入信号输出刷新使能信号；所述高阻态控制模块，用于根据所述第一延时信号以及所述刷新使能信号输出高阻态。通过上述结构，可以基于目标输入信号得到刷新使能信号，高阻态控制模块可根据刷新使能信号以及第一延时信号输出高阻态，得到一种可输出高阻态的刷新电路。结合第一方面，在一种可能的设计中，所述高阻态控制模块包括第一逻辑电路、第二逻辑电路、目标反相器；所述第一逻辑电路用于根据所述第一延时信号、所述刷新使能信号输出第一反相控制信号；所述第二逻辑电路用于根据所述第一延时信号、所述刷新使能信号输出第二反相控制信号；所述目标反相器用于根据所述第一反相控制信号、所述第二反相控制信号输出高阻态。通过上述结构给出了高阻态控制电路的一种可能的实现方式，以此能够让目标反相器基于第一延时信号、刷新使能信号这两种信号输出高阻态。结合第一方面，在一种可能的设计中，所述目标反相器包括第一PMOS管、第一NMOS管；所述第一PMOS管的栅极与所述第一逻辑电路连接，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接；所述第一NMOS管的栅极与所述第二逻辑电路连接，所述第一NMOS管的源极接地。通过上述结构，在高阻态控制电路输出高阻态的情况下，允许上拉或下拉刷新电路对目标反相器的输出节点进行线性充电或放电，得到刷新信号。结合第一方面，在一种可能的设计中，所述上拉刷新电路包括第一电流镜、上拉控制电路；所述上拉控制电路的两个输入端分别用于接收刷新使能信号、所述目标输入信号；所述上拉控制电路的输出端与所述第一电流镜连接；所述第一电流镜用于对所述高阻态控制电路的输出端进行线性充电。通过上述结构，可以通过上拉控制电路控制第一电流镜的开启或关断，在第一电流镜开启时，对高阻态控制电路的输出端进行线性充电。结合第一方面，在一种可能的设计中，所述上拉控制电路包括第三逻辑电路、上拉开关管；所述上拉开关管的控制端与所述第三逻辑电路的输出端连接，所述上拉开关管的输出端与所述第一电流镜连接；所述第三逻辑电路，用于在所述目标输入信号为第二逻辑且所述刷新使能信号为第一逻辑时，输出逻辑状态为第二逻辑的上拉刷新控制信号；所述第三逻辑电路还用于，在所述目标输入信号非第二逻辑，和/或所述刷新使能信号非第一逻辑时，输出逻辑状态为第一逻辑的上拉刷新控制信号。通过上述结构提供了一种上拉刷新电路的可能的结构，由第三逻辑电路输出的上拉刷新控制信号控制上拉开关管的导通或关断，在上拉开关管导通时，第一电流镜开启，为高阻态控制电路的输出端进行线性充电，充电结束后可形成快速变化的信号边沿。结合第一方面，在一种可能的设计中，所述下拉刷新电路包括第二电流镜、下拉控制电路；所述下拉控制电路的两个输入端分别用于接收刷新使能信号、所述目标输入信号；所述下拉控制电路的输出端与所述第二电流镜连接；所述第二电流镜用于对所述高阻态控制电路的输出端进行线性放电。通过上述结构，可以根据该下拉刷新电路可以对高阻态控制电路进行下拉处理，得到刷新信号。结合第一方面，在一种可能的设计中，所述下拉控制电路包括第四逻辑电路、下拉开关管；所述下拉开关管的控制端与所述第四逻辑电路的输出端连接，所述下拉开关管的输出端与所述第二电流镜连接；所述第四逻辑电路，用于在所述目标输入信号为第一逻辑且所述刷新使能信号为第一逻辑时，输出逻辑状态为第一逻辑的下拉刷新控制信号；所述第四逻辑电路还用于，在所述目标输入信号非第一逻辑，和/或所述刷新使能信号非第一逻辑时，输出逻辑状态为第二逻辑的下拉刷新控制信号。通过上述结构提供了下拉刷新电路的一种可能的实现结构。第二方面，本申请实施例提供一种刷新方法，应用于刷新系统，所述刷新系统包括发送器、接收器，所述发送器与所述接收器之间通过隔离器件连接，所述发送器包括前述第一方面所述的刷新电路，该刷新方法包括：所述发送器接收目标输入信号，所述目标输入信号的逻辑状态为第一逻辑或第二逻辑，所述第一逻辑与所述第二逻辑为相反的逻辑状态；所述发送器在所述目标输入信号的逻辑状态在预设时长内维持不变时，在所述刷新电路为高阻态下通过所述刷新电路根据所述目标输入信号进行上拉或下拉处理，得到刷新信号；所述接收器通过所述隔离器件接收所述刷新信号；所述接收器根据所述刷新信号进行解析，得到确认信号。通过上述方法，可以在目标输入信号的逻辑状态在一段时间内不变或数据率低时，完成高阻态下的刷新动作，得到刷新信号，以供接收器通过隔离器件接收到刷新信号，并基于刷新信号解析得到确认信号。即使发送器一侧的部分电路出现意外或系统受到干扰，接收器一侧也能根据刷新信号进行反应，从而进行后续的数据纠正、恢复。结合第二方面，在一种可能的设计中，所述刷新电路包括：高阻态控制电路、上拉刷新电路、下拉刷新电路；所述高阻态控制电路包括用于产生刷新使能信号的刷新控制器；在所述刷新电路为高阻态下通过所述刷新电路对所述目标输入信号进行上拉或下拉处理，得到刷新信号的步骤，包括：当所述刷新电路为高阻态时，所述上拉刷新电路在所述目标输入信号为第二逻辑且所述刷新使能信号为第一逻辑时进行上拉处理，得到刷新信号。或，当所述刷新电路为高阻态时，所述下拉刷新电路在所述目本文档来自技高网...

【技术保护点】
1.一种刷新电路，其特征在于，所述刷新电路包括：高阻态控制电路、上拉刷新电路、下拉刷新电路；所述高阻态控制电路的输入端用于接收目标输入信号，所述目标输入信号的逻辑状态为第一逻辑或第二逻辑，所述第一逻辑与所述第二逻辑为相反的逻辑状态；所述高阻态控制电路的输出端与所述上拉刷新电路连接；所述高阻态控制电路的输出端还与所述下拉刷新电路连接；所述高阻态控制电路的输出端还经过一隔离器件与外部接收器连接；其中，在所述目标输入信号的逻辑状态在预设时长内维持不变，且所述高阻态控制电路的输出为高阻态时，所述上拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行上拉，或，所述下拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行下拉，以得到刷新信号。

【技术特征摘要】
1.一种刷新电路，其特征在于，所述刷新电路包括：高阻态控制电路、上拉刷新电路、下拉刷新电路；所述高阻态控制电路的输入端用于接收目标输入信号，所述目标输入信号的逻辑状态为第一逻辑或第二逻辑，所述第一逻辑与所述第二逻辑为相反的逻辑状态；所述高阻态控制电路的输出端与所述上拉刷新电路连接；所述高阻态控制电路的输出端还与所述下拉刷新电路连接；所述高阻态控制电路的输出端还经过一隔离器件与外部接收器连接；其中，在所述目标输入信号的逻辑状态在预设时长内维持不变，且所述高阻态控制电路的输出为高阻态时，所述上拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行上拉，或，所述下拉刷新电路根据所述目标输入信号对所述高阻态控制电路的输出信号进行下拉，以得到刷新信号。2.根据权利要求1所述的刷新电路，其特征在于，所述高阻态控制电路包括第一延时器、刷新控制器、高阻态控制模块；所述第一延时器，用于根据所述目标输入信号产生经过第一延时的第一延时信号；所述刷新控制器，用于根据所述目标输入信号输出刷新使能信号；所述高阻态控制模块，用于根据所述第一延时信号以及所述刷新使能信号输出高阻态。3.根据权利要求2所述的刷新电路，其特征在于，所述高阻态控制模块包括第一逻辑电路、第二逻辑电路、目标反相器；所述第一逻辑电路，用于根据所述第一延时信号、所述刷新使能信号输出第一反相控制信号；所述第二逻辑电路，用于根据所述第一延时信号、所述刷新使能信号输出第二反相控制信号；所述目标反相器，用于根据所述第一反相控制信号、所述第二反相控制信号输出高阻态。4.根据权利要求3所述的刷新电路，其特征在于，所述目标反相器包括第一PMOS管、第一NMOS管；所述第一PMOS管的栅极与所述第一逻辑电路连接，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接；所述第一NMOS管的栅极与所述第二逻辑电路连接，所述第一NMOS管的源极接地。5.根据权利要求1所述的刷新电路，其特征在于，所述上拉刷新电路包括第一电流镜、上拉控制电路；所述上拉控制电路的两个输入端分别用于接收刷新使能信号、所述目标输入信号；所述上拉控制电路的输出端与所述第一电流镜连接；所述第一电流镜用于对所述高阻态控制电路的输出端进行线性充电。6.根据权利要求5所述的刷新电路，其特征在于，所述上拉控制电路包括第三逻辑电路、上拉开关管；所述上拉开关管的控制端与所述第三逻辑电路的输出端连接，所述上拉开关管的输出端与所述第一电流镜连接；所述第三逻辑电路，用于在所述目标输入信号为第二逻辑且所述刷新使能信号为第一逻辑时，输出逻辑状态为第二逻辑的上拉刷新控制信号；所述第三逻辑电路还用于，在所述目标输入信号非第二逻辑，和/或所述刷新使能信号非第一逻辑时，输出逻辑状态为第一逻辑的上拉刷新控制信号。7.根据权利要求1所述的刷新电路，其特征在于，所述下拉刷新电路包括第二电流镜、下拉控制电路；所述下拉控制电路的两个输入端分别用于接收刷新使能信号、所述目标输入信号；所述下拉控制电路的输出端与所述第二电流镜连接；所述第二电流镜用于对所述高阻态控制电路的输出端进行线性放电。8.根据权利要求7所述的刷新电路，其特征在于，所述下拉控制电路包括第四逻辑电路、下拉开关管；所述下拉开关管的控制端与所述第四逻辑电路的输出端连接，所述下拉开关管的输出端与所述第二电流镜连接；所述第...

【专利技术属性】
技术研发人员：伍荣翔，李立松，方向明，
申请(专利权)人：重庆线易电子科技有限责任公司，
类型：发明
国别省市：重庆,50