【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置相关申请的相互参照本申请基于2017年1月17日提出申请的日本专利申请第2017－6003号，在此参照引用其全部内容。
本公开涉及具有深层(deeplayer)的沟槽栅(trench-gate)构造的碳化硅(以下称作SiC)半导体装置。
技术介绍
在能得到高的击穿电场强度的SiC半导体装置中，由于击穿电场强度较高所以发生高电场，在形成沟槽栅构造的元件的情况下，特别在栅极底部发生高电场。因此，向栅极氧化膜施加的电场变高，栅极氧化膜寿命下降。为了防止该情况，以往例如如专利文献1所示，采用了在形成沟槽栅的沟槽的附近形成作为电场缓和层的p型深层、能够将施加于沟槽栅的电场缓和的构造。此外，在SiC半导体装置中，具备：形成有沟槽栅构造的元件的单元部；以及将单元部的周围包围的保护环部，在单元部与保护环部之间，设置有用来将它们之间相连的连结部。并且，在连结部中，在n型漂移层的表层部具备p型深层，从而在单元部内及连结部内不会电场集中，等电位线被从单元部朝向保护环部延伸，在保护环部中被截止。在这样的SiC半导体装置中，作为p型深层的形成方法可以举出离子注入法，但由于S...
【技术保护点】
1.一种碳化硅半导体装置，具备纵型的半导体元件，该纵型的半导体元件具有：半导体衬底(1、2)，背面侧为第1导电型或第2导电型的高浓度杂质层(1)，并且正面侧为与上述高浓度杂质层相比被设为低杂质浓度的第1导电型的漂移层(2)，上述半导体衬底由碳化硅构成；基极区(3)，形成在上述漂移层(2)之上，由第2导电型的碳化硅构成；源极区(4)，形成在上述基极区之上，由与上述漂移层相比为高杂质浓度的第1导电型的碳化硅构成；第2导电型的深层(5、30)，比上述基极区深，被构成为高杂质浓度；沟槽栅构造，形成在栅极沟槽(6)内，具有形成在该栅极沟槽的内壁面的栅极绝缘膜(7)、和形成在上述栅极绝...
【技术特征摘要】
【国外来华专利技术】2017.01.17 JP 2017-0060031.一种碳化硅半导体装置，具备纵型的半导体元件，该纵型的半导体元件具有：半导体衬底(1、2)，背面侧为第1导电型或第2导电型的高浓度杂质层(1)，并且正面侧为与上述高浓度杂质层相比被设为低杂质浓度的第1导电型的漂移层(2)，上述半导体衬底由碳化硅构成；基极区(3)，形成在上述漂移层(2)之上，由第2导电型的碳化硅构成；源极区(4)，形成在上述基极区之上，由与上述漂移层相比为高杂质浓度的第1导电型的碳化硅构成；第2导电型的深层(5、30)，比上述基极区深，被构成为高杂质浓度；沟槽栅构造，形成在栅极沟槽(6)内，具有形成在该栅极沟槽的内壁面的栅极绝缘膜(7)、和形成在上述栅极绝缘膜之上的栅极电极(8)，该沟槽栅构造将一方向作为长边方向，上述栅极沟槽(6)从上述源极区的表面形成到比上述基极区深且比上述深层浅处；源极电极(10)，与上述基极区、上述源极区及上述深层电连接；以及漏极电极(12)，与上述高浓度杂质层电连接；上述深层构成为，具有配置在上述沟槽栅构造的两侧并且沿着上述沟槽栅构造的长边方向形成的条纹状部(5)、和与上述沟槽栅构造的两端对置地配置的前端对置部(30)；在上述基极区，关于与上述沟槽栅构造的两前端中的一方对置的上述前端对置部，从该前端对置部朝向上述沟槽栅构造的前端侧形成有...
【专利技术属性】
技术研发人员：竹内有一，秋叶敦也，青井佐智子，铃木克己，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。