一种VCSEL芯片制备方法技术

本发明专利技术提供一种VCSEL芯片制备方法，针对N型DBR层，通过先关Al源和Ga源，仅通AsH3生长60‑300秒，对表面进行处理，留下晶体质量较好的外延层，使得界面更清晰；并通过先通入3‑180秒的SiH4，在外延层表面形成一定的聚合物，形成高浓度Si掺，改变原有位错方向；再通入Al源和Ga源，形成高浓度Si掺，降低势垒结；先关Al源和Ga源，3‑180秒后再关SiH4，在表面形成一定的聚合物，形成高浓度Si掺，再次改变位错方向；然后关Al源和Ga源，仅通AsH3再次对表面进行处理。对于每一个势垒结，都通过上述方式改善界面，降低势垒结，进而降低电阻。并且通过Si和C互抢位置以降低C本底杂质。

A Fabrication Method of VCSEL Chip

【技术实现步骤摘要】
一种VCSEL芯片制备方法
本专利技术涉及VCSEL
，尤其涉及一种VCSEL芯片制备方法。
技术介绍
VCSEL，全名为垂直腔面发射激光器(VerticalCavitySurfaceEmittingLaser)，以砷化镓半导体材料为基础研制，有别于LED(发光二极管)和LD(LaserDiode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用于光通信、光互连、光存储等领域。现有的VCSEL芯片，通常存在本底杂质浓度高、Al0.1GaAs和Al0.9GaAs之间产生较高的势垒结等问题。
技术实现思路
有鉴于此，本专利技术的目的为：提供一种VCSEL芯片制备方法，能够降低VCSEL芯片的本底掺杂浓度、势垒结和电阻。本专利技术采用的技术方案为：一种VCSEL芯片制备方法，包括：在衬底上由下至上依次生长N型DBR层、有源层和P型DBR层；所述N型DBR层的生长过程包括：步骤A01、通入AsH3，生长60-300秒；步骤A02、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A03、关Al源和Ga源，生长60-300秒；步骤A04、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A05、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A06、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A07、关Al源和Ga源，生长60-300秒；步骤A08、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A09、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A10、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A11、关Al源和Ga源，生长60-300秒；步骤A12、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A13、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A15、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A16、关Al源和Ga源，生长60-300秒；步骤A17、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A18、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A19、通入Al源和Ga源生长第一Al0.9GaAs层；所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。进一步的，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的厚度分别为3-15nm，包括端点值。进一步的，所述步骤A06中，采用生长余弦DBR的方式生长第一Al0.1GaAs层，所述步骤A15中，采用生长余弦DBR的方式生长第一Al0.9GaAs层。进一步的，所述P型DBR层的生长过程包括：步骤B01、通入AsH3，生长60-300秒；步骤B02、通入Al源和Ga源生长第三Al0.9GaAs层；步骤B03、关Al源和Ga源，生长60-300秒；优选生长3分钟；步骤B04、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；步骤B05、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；步骤B06、通入Al源和Ga源生长第三Al0.1GaAs层；步骤B07、关Al源和Ga源，生长60-300秒；步骤B08、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；步骤B09、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；步骤B10、通入Al源和Ga源生长第三Al0.1GaAs层；步骤B11、关Al源和Ga源，生长60-300秒；步骤B12、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.1GaAs层；步骤B13、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；步骤B15、通入Al源和Ga源生长第三Al0.9GaAs层；步骤B16、关Al源和Ga源，生长60-300秒；步骤B17、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；步骤B18、关Al源和Ga源，3-180秒后关CCl4，生长60-300秒；步骤B19、通入Al源和Ga源生长第三Al0.9GaAs层；所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。进一步的，所述第四Al0.9GaAs层和所述第四Al0.1GaAs层的厚度分别为3-15nm，包括端点值。进一步的，所述步骤B06中，采用生长余弦DBR的方式生长第三Al0.1GaAs层，所述步骤B15中，采用生长余弦DBR的方式生长第三Al0.9GaAs层。进一步的，生长所述N型DBR层之前，还包括：在衬底上生长缓冲层，所述N型DBR层设于所述缓冲层远离所述衬底的一侧。进一步的，生长所述N型DBR层之后，生长所述有源层之前，还包括：由下至上依次生长第一限制层和第一波导层；生长所述有源层之后，生长所述P型DBR层之前，还包括：有下至上依次生长第二波导层、第二限制层和氧化层；生长所述P型DBR层之前，还包括：在所述P型DBR层上生长保护层。进一步的，所述缓冲层的厚度为10-25nm，所述N型DBR层的厚度为3-6um，优选为4um；所述第一限制层和第二限制层的厚度分别为40-90nm，优选为60nm；所述第一波导层和第二波导层的厚度分别为40-80nm，优选为50nm；氧化层的厚度为10-100nm，优选为100nm；P型DBR层的厚度为2-5um，优选为3um；所述保护层的厚度为10-100nm，优选为20nm。上述“生长60-300秒”优选为：生长3分钟；上述“3-180秒后通入Al源和Ga源”优选为：30秒后通入Al源和Ga源；上述“3-180秒后关SiH4”优选为：30秒后关SiH4；上述“3-180秒后关CCl4”优选为：30秒后关CCl4。本专利技术的有益效果在于：生长过程中，通过关Al源和Ga源生长60-300秒，即仅通AsH3生长60-300秒，对表面进行处理，留下晶体质量较好的外延层，使得界面更清晰；通过先通入SiH43-180秒，在外延层表面形成一定的聚合物，形成高浓度Si掺，使其传统位错在一定程度上改变原来的方向；再通入Al源和Ga源，形成高浓度Si掺，降低势垒结；先关Al源和Ga源，3-180秒后再关SiH4，在表面形成一定的聚合物，形成高浓度Si掺，使其传统位错在一定程度上改变原来的方向；然后关Al源和Ga源，仅通AsH3生长60-300秒对表面进行处理，留下晶体质量较好的外延层，界面更加清晰。对于每一个势垒结，都通过上述生长方式改善界面，降低势垒结，进而降低电阻。另外，一般生长腔室都存在C本底杂质，本专利技术通过Si和C互抢位本文档来自技高网...

【技术保护点】
1.一种VCSEL芯片制备方法，其特征在于，包括：在衬底上由下至上依次生长N型DBR层、有源层和P型DBR层；所述N型DBR层的生长过程包括：步骤A01、通入AsH3；步骤A02、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A03、关Al源和Ga源，生长60‑300秒；步骤A04、通入SiH4，3‑180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A05、关Al源和Ga源，3‑180秒后关SiH4，生长60‑300秒；步骤A06、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A07、关Al源和Ga源，生长60‑300秒；步骤A08、通入SiH4，3‑180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A09、关Al源和Ga源，3‑180秒后关SiH4，生长60‑300秒；步骤A10、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A11、关Al源和Ga源，生长60‑300秒；步骤A12、通入SiH4，3‑180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A13、关Al源和Ga源，3‑180秒后关SiH4，生长60‑300秒；步骤A15、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A16、关Al源和Ga源，生长60‑300秒；步骤A17、通入SiH4，3‑180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A18、关Al源和Ga源，3‑180秒后关SiH4，生长60‑300秒；步骤A19、通入Al源和Ga源生长第一Al0.9GaAs层；所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17‑5E18)cm...

【技术特征摘要】
1.一种VCSEL芯片制备方法，其特征在于，包括：在衬底上由下至上依次生长N型DBR层、有源层和P型DBR层；所述N型DBR层的生长过程包括：步骤A01、通入AsH3；步骤A02、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A03、关Al源和Ga源，生长60-300秒；步骤A04、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A05、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A06、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A07、关Al源和Ga源，生长60-300秒；步骤A08、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A09、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A10、通入Al源和Ga源生长第一Al0.1GaAs层；步骤A11、关Al源和Ga源，生长60-300秒；步骤A12、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.1GaAs层；步骤A13、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A15、通入Al源和Ga源生长第一Al0.9GaAs层；步骤A16、关Al源和Ga源，生长60-300秒；步骤A17、通入SiH4，3-180秒后通入Al源和Ga源，生长第二Al0.9GaAs层；步骤A18、关Al源和Ga源，3-180秒后关SiH4，生长60-300秒；步骤A19、通入Al源和Ga源生长第一Al0.9GaAs层；所述第一Al0.9GaAs层和所述第一Al0.1GaAs层的掺杂浓度分别为(7E17-5E18)cm-3，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的掺杂浓度分别为(5E18-3E19)cm-3，包括端点值。2.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述第二Al0.9GaAs层和所述第二Al0.1GaAs层的厚度分别为3-15nm，包括端点值。3.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述步骤A06中，采用生长余弦DBR的方式生长第一Al0.1GaAs层，所述步骤A15中，采用生长余弦DBR的方式生长第一Al0.9GaAs层。4.根据权利要求1所述的VCSEL芯片制备方法，其特征在于，所述P型DBR层的生长过程包括：步骤B01、通入AsH3；步骤B02、通入Al源和Ga源生长第三Al0.9GaAs层；步骤B03、关Al源和Ga源，生长60-300秒；步骤B04、通入CCl4，3-180秒后通入Al源和Ga源，生长第四Al0.9GaAs层；步骤B05、关Al源和Ga源，3-180秒后关CCl4，生长60-3...

【专利技术属性】
技术研发人员：田宇，韩效亚，吴真龙，杜石磊，
申请(专利权)人：厦门乾照半导体科技有限公司，
类型：发明
国别省市：福建,35