一种具有超低功耗和高写裕度的12T TFET SRAM单元电路制造技术

本实用新型专利技术公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。

A 12T TFET SRAM Cell Circuit with Ultra-Low Power Consumption and High Writing Margin

【技术实现步骤摘要】
一种具有超低功耗和高写裕度的12TTFETSRAM单元电路
本技术涉及集成电路设计领域，尤其涉及一种超低功耗、高写裕度的12TTFETSRAM单元电路。
技术介绍
随着移动电子产品的发展，人们对集成电路低功耗的需求变得越来越迫切。近年来，MOSFET(金属-氧化物半导体场效应晶体)已成为数字集成电路和模拟集成电路的重要组成部分。然而，随着集成电路技术节点的发展，MOSFET在超低功耗电路中的一些缺点使其难以获得满意的结果。因为随着MOSFET尺寸的减小，由于MOSFET的短沟道效应导致其在亚阈值电压下的关闭能力减弱，使得电路的静态漏电流和静态功耗增加。此外，MOSFET在室温下的亚阈值摆幅理论上难以小于60mv/decade。在微处理器中，静态随机存取存储器(SRAM)占用芯片面积的50％以上，并消耗了处理器的大部分静态功耗。虽然目前已经广泛提出了许多用于在亚阈值电压下降低SRAM的静态功耗的方法。然而，由于MOSFET的上述缺点，在亚阈值工作电压下进一步降低SRAM静态功耗仍然是十分有限的。相比于MOSFET，TFET(TunnelingField-EffectTransistor)由于具有更低的亚阈值摆幅和更高的开关比使得TFET替代MOSFET具有广阔的前景。但是TFET的单向传导(unidirectionalconduction)特性限制了TFET在SRAM中的应用，尤其是其作为SRAM的传输管时。因为SRAM要求传输管双向导通。单向传导特性即给TFET施加反偏和正偏电压时，电流传输特性不一样。当给TFET施加正偏电压时，其总会出现不受栅压控制的正偏电流，这使得TFET做SRAM传输管时，在保持状态下传输管可能总会出现正偏漏电流，从而增大电路的静态功耗。如图1所示，为传统的6管SRAM单元结构，由于TFET(AL、AR)结构的非对称性，使得TFET做SRAM传输管时可能存在三种结构(图1右侧部分，其中的箭头代表源极端)，即两个TFET传输管源极分别外接到位线BL和BLB上(图1(a))记为OA-6T、两个TFET传输管源极分别内接到存储点Q和QB上(图1(b))以及两个TFET传输管源极分别一个内接存储点另一个外接位线(图1(c))。目前有论文和实验表明，由于TFET的单向传导特性，导致传统结构的6TTFETSRAM单元难以同时达到理想的读、写和保持功能。OA-6T结构具有很好的写能力，但是读能力非常差，甚至无法进行读操作。图2所示的读写分离方式的8TTFETSRAM(记为DP-8T)结构和图3所示的Schmitt-Trigger结构的10TTFETSRAM(记为ST-10T)结构虽然解决了OA-6T结构读能力弱的问题，但是由于TFET做SRAM传输管在保持等状态时所产生的正偏漏电流会造成其静态功耗较大。
技术实现思路
本技术的目的是提供一种具有超低功耗和高写裕度的12TTFETSRAM(记为Pro-12T)单元电路，既提高了TFETSRAM的读、写和保持能力，又消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了SRAM单元的静态功耗，提高了SRAM单元的稳定性。本技术的目的是通过以下技术方案实现的：一种具有超低功耗和高写裕度的12TTFETSRAM单元电路，包括：八个NTFET晶体管和四个PTFET晶体管；八个NTFET晶体管依次记为N1～N8，四个PTFET晶体管依次记为P1～P4；其中：VDD和NTFET晶体管N1的漏极电连接，同时VDD也与PTFET晶体管P1及PTFET晶体管P2的源极电连接；PTFET晶体管P1的漏极，与NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N4及NTFET晶体管N8的栅极电连接；PTFET晶体管P2的漏极，与PTFET晶体管P3及PTFET晶体管P4的漏极、以及NTFET晶体管N4及NTFET晶体管N5的漏极电连接；PTFET晶体管P3的源极，与PTFET晶体管P4的源极、PTFET晶体管P1的栅极、NTFET晶体管N2的源极、以及NTFET晶体管N3的栅极电连接；NTFET晶体管N1的源极与NTFET晶体管N2的漏极电连接；NTFET晶体管N5的源极与NTFET晶体管N6的漏极电连接；NTFET晶体管N7的源极与NTFET晶体管N8的漏极电连接；NTFET晶体管N3、NTFET晶体管N4、NTFET晶体管N6及NTFET晶体管N8的源极与GND电连接。由上述本技术提供的技术方案可以看出，本技术利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFETSRAM单元结构的静态功耗大的问题，而且解决了其他TFETSRAM单元由于TFET的单向导通特性所出现的正偏漏电流造成的静态功耗大的问题。在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFETSRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFETSRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了SRAM单元的静态功耗，提高了单元的稳定性和写能力。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为
技术介绍
提供的传统6TSRAM单元电路原理图及其TFET传输管的三种配置方式的结构示意图；图2为
技术介绍
提供的传统DP-8T单元电路的结构示意图；图3为
技术介绍
提供的传统ST-10T单元电路的结构示意图；图4为本技术实施例所提供的超低功耗、高写裕度的Pro-12T单元电路的原理图；图5为本技术实施例所提供的Pro-12T单元电路的写裕度与其他单元的写裕度比较数据图；图6为本技术实施例所提供的Pro-12T单元电路的保持裕度与其他单元的保持裕度比较数据图；图7为本技术实施例所提供的Pro-12T单元电路的静态功耗与其他单元的静态功耗比较数据图。具体实施方式下面结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术的保护范围。传统的SRAM存储器单元电路所用的基本器件为MOSFET，本技术提出的Pro-12T单元电路所用的基本器件为隧穿场效应晶体管(TFET)。TFET做SRAM传输管在保持状态时由于其正偏电压造成的正偏漏电流会增大SRAM的静态功耗。同时由于TFET的单向传导特性使得其不适合做SRAM的传输管，因为这会导致传统的6管SRAM结构难以同时取得良好的读写能力，传统的6TSRAM要求传输管具有双向导通能力。本技术提供的一种具有超低功耗和高写裕度的Pro-12T单元电路，既提高了TFETSRAM的读、写和保持能力，又消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了SRAM单元的静态功耗，提高了本文档来自技高网...

【技术保护点】
1.一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其特征在于，包括：八个NTFET晶体管和四个PTFET晶体管；八个NTFET晶体管依次记为N1～N8，四个PTFET晶体管依次记为P1～P4；其中：VDD和NTFET晶体管N1的漏极电连接，同时VDD也与PTFET晶体管P1及PTFET晶体管P2的源极电连接；PTFET晶体管P1的漏极，与NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N4及NTFET晶体管N8的栅极电连接；PTFET晶体管P2的漏极，与PTFET晶体管P3及PTFET晶体管P4的漏极、以及NTFET晶体管N4及NTFET晶体管N5的漏极电连接；PTFET晶体管P3的源极，与PTFET晶体管P4的源极、PTFET晶体管P1的栅极、NTFET晶体管N2的源极、以及NTFET晶体管N3的栅极电连接；NTFET晶体管N1的源极与NTFET晶体管N2的漏极电连接；NTFET晶体管N5的源极与NTFET晶体管N6的漏极电连接；NTFET晶体管N7的源极与NTFET晶体管N8的漏极电连接；NTFET晶体管N3、NTFET晶体管N4、NTFET晶体管N6及NTFET晶体管N8的源极与GND电连接。...

【技术特征摘要】
1.一种具有超低功耗和高写裕度的12TTFETSRAM单元电路，其特征在于，包括：八个NTFET晶体管和四个PTFET晶体管；八个NTFET晶体管依次记为N1～N8，四个PTFET晶体管依次记为P1～P4；其中：VDD和NTFET晶体管N1的漏极电连接，同时VDD也与PTFET晶体管P1及PTFET晶体管P2的源极电连接；PTFET晶体管P1的漏极，与NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N4及NTFET晶体管N8的栅极电连接；PTFET晶体管P2的漏极，与PTFET晶体管P3及PTFET晶体管P4的漏极、以及NTFET晶体管N4及NTFET晶体管N5的漏极电连接；PTFET晶体管P3的源极，与PTFET晶体管P4的源极、PTFET晶体管P1的栅极、NTFET晶体管N2的源极、以...

【专利技术属性】
技术研发人员：卢文娟，董兰志，彭春雨，吴秀龙，蔺智挺，陈军宁，
申请(专利权)人：安徽大学，
类型：新型
国别省市：安徽,34