固体摄像器件制造技术

摄像器件包括第一芯片(12)。所述第一芯片包括第一像素(21)和第二像素(21)。所述第一像素包括第一正极区域(31)和第一负极区域(32)，且所述第二像素包括第二正极区域(31)和第二负极区域(32)。所述第一芯片包括第一配线层(23)。所述第一配线层包括第一正极电极(37)、与所述第一正极电极(37)和所述第一正极区域(31)连接的第一正极过孔(38)、以及与所述第一正极电极(37)和所述第二正极区域(31)连接的第二正极过孔(38)。

Solid State Camera Device

【技术实现步骤摘要】
【国外来华专利技术】固体摄像器件
本专利技术涉及固体摄像器件(或摄像器件)和/或包括摄像器件的电子装置，特别地，涉及被配置成抑制噪声发生的固体摄像器件和/或电子装置。相关申请的交叉参考本申请要求2017年8月4日提交的日本优先专利申请JP2017-151980的权益，并将该日本优先专利申请的全部内容以引用的方式并入本文。
技术介绍
固体摄像器件用来在相机或类似设备中采集图像。在光入射面布置在半导体基板的正面上的正面照射型固体摄像器件中，消弧电路(quenchcircuit)布置在半导体基板的正面侧(光入射面侧)上。结果，孔径比由于空间而减小。另一方面，在背面照射型固体摄像器件中，消弧电路布置在与半导体基板的光入射面相反的一侧(背面侧)上。即使在背面照射型固体摄像器件中，各像素的尺寸有时也会由于诸如像素的数量增加等因素而减小。在这种情况下，由于工艺设计的限制，消弧电路有时可能必须布置在各像素的有效区域的外部，且因此，在这种情况下，孔径比也减小。因此，已经提出了将消弧电路布置在安装基板上而不是布置在半导体基板上的技术(例如，PTL1)。此外，已经提出了这样的技术：通过将从包括半导体区域表面的参考平面到读出布线的距离增大到大于从该参考平面到表面电极的距离并且通过增加设计读出布线的宽度时的自由度来减小孔径比(例如，PTL2)。此外，已经提出了这样的技术：通过连接区域连接用于交换信号的第一半导体芯片和第二半导体芯片并且在连接区域中形成用于交换信号的凸块和用于围绕凸块的屏蔽构件来降低噪声(例如，PTL3)。引用列表专利文献PTL1：JP2013-89919APTL2：JP2016-192551APTL3：JP2015-60909A
技术实现思路
技术问题然而，在PTL1的技术中，因为雪崩光电二极管和消弧电路是层叠的，所以缩短了与相邻的雪崩光电二极管连接的负极布线与电极之间的距离，使得寄生电容增加。此外，当孔径比增大时，整个像素部的倍增层的密度增大，且因此，击穿时产生的电流的量也增加，使得雪崩击穿发生时的正极电压的波动量增加。因此，难以抑制噪声。此外，在PTL2的技术中，难以减小读出布线之间的寄生电容的影响，且在小型化的情况下，难以抑制由读出布线之间的干扰造成的噪声。此外，在PTL3的技术中，屏蔽构件的长度增大，且因此，电阻值相应地增加，使得雪崩击穿发生时的正极电压的波动量增加。因此，难以抑制噪声。本专利技术是鉴于上述情况而做出的，并且本专利技术旨在抑制噪声。技术问题的解决方案本专利技术的一个方面是摄像器件，其包括第一芯片。所述第一芯片包括第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。在平面图中，所述第一像素和所述第二像素彼此相邻，并且在所述平面图中，所述第一正极电极以及所述第一正极过孔和所述第二正极过孔位于所述第一负极区域与所述第二负极区域之间。所述第一芯片还包括绝缘材料，所述绝缘材料位于所述第一正极区域与所述第二正极区域之间。在所述平面图中，所述第一正极电极与所述第一正极区域的一部分、所述第二正极区域的一部分和所述绝缘材料的一部分重叠。在所述平面图中，所述第一正极过孔和所述第二正极过孔沿着第一方向彼此对齐。所述摄像器件还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。所述第二芯片还包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。所述第一配线层还包括：第一负极电极；第一负极过孔，所述第一负极过孔连接至所述第一负极区域和所述第一负极电极；第二负极电极；以及第二负极过孔，所述第二负极过孔连接至所述第二负极区域和所述第二负极电极。所述摄像器件还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。所述第二芯片包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。所述第二配线层还包括：第三负极电极，所述第三负极电极连接至所述第一负极电极；第一负极配线；第三负极过孔，所述第三负极过孔连接至所述第三负极电极和所述第一负极配线；第四负极电极，所述第四负极电极连接至所述第二负极电极；第二负极配线；以及第四负极过孔，所述第四负极过孔连接至所述第四负极电极和所述第二负极配线。所述第二配线层还包括：第三负极配线；第五负极过孔，所述第五负极过孔连接至所述第一负极配线和所述第三负极配线；第四负极配线；以及第六负极过孔，所述第六负极过孔连接至所述第二负极配线和所述第三负极配线。所述第一配线层还包括：第一负极电极；第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间；以及多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。所述第一负极配线连接至所述第一负极电极。在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔位于所述第一负极区域的边缘部。所述多个负极过孔中的所述其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的所述边缘部。所述第一配线层还包括第一屏蔽配线，所述第一屏蔽配线在平面图中与所述第一正极区域和所述第二正极区域重叠。所述屏蔽配线与所述第一负极配线是共面的。所述第一配线层还包括第二屏蔽配线，所述第二屏蔽配线在所述平面图中与所述第一负极配线和所述第一屏蔽配线重叠。所述第二屏蔽配线与所述第一负极电极是共面的。在本专利技术的一个方面中，摄像器件包括第一芯片，所述第一芯片包括第一像素，所述第一像素包括第一正极区域和第一负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一负极电极；第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间；和多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。所述第一负极配线连接至所述第一负极电极。在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的边缘部。所述摄像器件可以安装在移动体上。在本专利技术的一个方面中，电子装置包括摄像器件，所述摄像器件包括第一芯片，所述第一芯片包括第一像素和第二像素。所述第一像素包括第一正极区域和第一负极区域，并且所述第二像素包括第二正极区域和第二负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极本文档来自技高网...

【技术保护点】
1.摄像器件，其包括第一芯片，所述第一芯片包括：第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域；以及第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。

【技术特征摘要】
【国外来华专利技术】2017.08.04 JP 2017-1519801.摄像器件，其包括第一芯片，所述第一芯片包括：第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域；以及第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。2.如权利要求1所述的摄像器件，其中，在平面图中，所述第一像素和所述第二像素彼此相邻，并且其中，在所述平面图中，所述第一正极电极以及所述第一正极过孔和所述第二正极过孔位于所述第一负极区域与所述第二负极区域之间。3.如权利要求2所述的摄像器件，其中，所述第一芯片还包括：绝缘材料，所述绝缘材料位于所述第一正极区域与所述第二正极区域之间，并且其中，在所述平面图中，所述第一正极电极与所述第一正极区域的一部分、所述第二正极区域的一部分和所述绝缘材料的一部分重叠。4.如权利要求2所述的摄像器件，其中，在所述平面图中，所述第一正极过孔和所述第二正极过孔沿着第一方向彼此对齐。5.如权利要求1所述的摄像器件，其还包括：第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。6.如权利要求5所述的摄像器件，其中，所述第二芯片还包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。7.如权利要求1所述的摄像器件，其中，所述第一配线层还包括：第一负极电极；第一负极过孔，所述第一负极过孔连接至所述第一负极区域和所述第一负极电极；第二负极电极；以及第二负极过孔，所述第二负极过孔连接至所述第二负极区域和所述第二负极电极。8.根据权利要求7所述的摄像器件，其还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路，所述第二芯片包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。9.如权利要求8所述的摄像器件，其中，所述第二配线层还包括：第三负极电极，所述第三负极电极连接至所述第一负极电极；第一负极配线；第三负极过孔，所述第三负极过孔连接至所述第三负极电极和所述第一负极配线；第四负极电极，所述第四负极电极连...

【专利技术属性】
技术研发人员：小林贤司，若野寿史，大竹悠介，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP