具有直接合并像素的整合式光电侦测器制造技术

本发明专利技术揭示一种具有直接合并像素的整合式光电侦测器，其包含被配置为接收入射光子的一光电侦测区域。该光电侦测区域被配置为响应于入射光子而产生复数个电荷载子。该集成电路包含至少一电荷载子储存区域。该集成电路亦包含一电荷载子分离结构，其被配置为基于产生电荷载子的时间而选择性地将该复数个电荷载子的电荷载子直接引导至该至少一电荷载子储存区域中。

Integrated Photoelectric Detector with Direct Merged Pixels

【技术实现步骤摘要】
【国外来华专利技术】具有直接合并像素的整合式光电侦测器相关申请案的交叉参考本申请案主张2016年12月22日申请的名称为“具有直接合并像素的整合式光电侦测器”的美国临时申请案第62/438,051号的优先权，该案的全部内容特此以引用的方式并入本文中。本申请案是关于2015年8月7日申请的名称为“用于将接收的光子时间方格化的整合式设备”的美国非临时申请案第14/821,656号，该案的全部内容特此以引用的方式并入本文中。
本申请涉及一种光电侦测器，尤其是一种整合式光电侦测器。
技术介绍
光电侦测器(或光电探测器，Photodetectors)在多种应用中用于侦测(或探测)光。已开发产生指示入射光的强度的电气信号的整合式光电侦测器。用于成像应用的整合式光电侦测器包含像素数组(或阵列，array)以侦测自跨越场景接收的光的强度。整合式光电侦测器的实例包含电荷耦合装置(CCD)及互补式金属氧化物半导体(CMOS)影像传感器。
技术实现思路
一些实施例是关于一种集成电路，其包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载子；至少一电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子直接引导至该至少一电荷载流子储存区域中。一些实施例是关于一种集成电路，其包括：一直接合并像素，该直接合并像素包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；至少一电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子的电荷载流子引导至该至少一电荷载流子储存区域中。一些实施例是关于一种集成电路，其包括：多个像素，该多个像素中的第一像素是直接合并像素，其包括：光电侦测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；多个电荷载流子储存区域；及电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子直接引导至该多个电荷载流子储存区域的各自电荷载流子储存区域中且在该多个电荷载流子储存区域中聚集在多个量测周期中产生的电荷载流子。一些实施例是关于一种光电探测方法，其包括：(A)在一光电探测区域处接收入射光子；及(B)基于产生电荷载流子的时间选择性地将响应于入射光子而产生的多个电荷载流子中的电荷载流子自该光电探测区域直接引导至至少一电荷载流子储存区域。该电荷载流子分离结构可包括位于该光电探测区域与该至少一电荷载流子储存区域的第一电荷载流子储存区域之间的边界处的至少一电极。该电荷载流子分离结构可包括位于该光电探测区域与该第一电荷载流子储存区域之间的该边界处的单一电极。在一些实施例中，该直接合并像素中不存在电荷载流子捕获区域及/或该光电探测区域与一电荷载流子储存区域之间不存在电荷载流子捕获区域。电荷载流子可在无需在该光电探测区域与该至少一电荷载流子储存区域之间捕获该等载流子的情况下转移至该至少一电荷载流子储存区域。一电荷载流子拒斥区域可在一拒斥周期期间丢弃在该光电探测区域中产生的电荷载流子。经丢弃电荷载流子可在不同于载流子自该光电探测区域被朝向一电荷载流子储存区域引导的方向的方向上自该光电探测区域移除。一电荷载流子拒斥区域可通过改变该光电探测区域与该电荷载流子拒斥区域之间的一边界处的一电极的一电压而在一拒斥周期期间丢弃在该光电探测区域中产生的电荷载流子。单一光子可转移至该至少一电荷载流子储存区域且在该至少一电荷载流子储存区域中聚集。可拒斥在一半导体基板的一表面下方深超过一微米的电荷载流子。可至少部分地通过该光电探测区域的一光电二极管下方的一植入物拒斥在一半导体基板的该表面下方深超过一微米的电荷载流子。该植入物可提供一深屏蔽或一深漏极。该植入物可为N型或P+型。可藉由一半导体基板的表面下方的一漂移场拒斥在该半导体基板的该表面下方深超过一微米的电荷载流子。该光电探测区域可形成于深度小于两微米的一磊晶区域中。该光电探测区域可为包括一光电二极管的外延区域。该光电二极管中的电荷载流子在一拒斥周期期间可转移至一拒斥区域，接着，可降低至一第一电荷载流子储存区域的第一势垒，接着，可降低至第二电荷载流子储存区域的一第二势垒。该第一势垒可由第一电极控制且该第二势垒可由第二电极控制。该至少一电荷载流子储存区域可包括多个电荷载流子储存区域。前述概要以绘示的方式提供且不意欲具限制性。附图说明在附图中，各种图中所绘示的各相同或几乎相同组件由一相同组件符号表示。为清楚起见，并非每个组件皆可在每个图式中被标记。附图不必按比例绘制，因为该附图是是为强化阐释本文所描述的技术及装置之各种方面而用的。图1A标绘针对具有不同寿命的两个标记的依据时间而变化的光子被发射的机率。图1B展示一实例性激发脉冲(虚线)及实例性荧光发射(实线)的随时间的实例性强度分布曲线图。图2A展示一整合式光电侦测器的像素的图。图2B绘示在时间上和空间上不同于图2A的点处捕获一电荷载子(或载流子，carriers)。图3展示直接合并像素的一实例。图4展示操作直接合并像素的方法的流程图。图5A至图5F展示图4的方法的各种阶段处的直接合并像素。图6展示一直接合并像素的一横截面图。图7展示具有p+区域及n+区域的分离掺杂电极。图8展示一直接合并像素的一实例的一平面图。图9展示一直接合并像素的另一实例的一平面图。图10展示在拒斥周期期间直接合并像素中的电位。图11展示在其中至拒斥区域及储格的电位障升高的一周期期间直接合并像素中的电位。图12展示在其中电荷可转移至储格的周期中直接合并像素中的电位。图13展示藉由降低由一转移闸极(transfergate)产生的电位障而将储存于储格中的电荷转移至浮动扩散FD。图14绘示重设浮动扩散FD。图15展示作为波长的函数的吸收深度的图。图16展示光电二极管的实例的掺杂分布曲线图及电位。图17展示可防止深产生电荷到达表面的深掺杂区域。图18展示10ns的电子运动的仿真，其绘示载子被汲取至深n-井区域。图19展示一N型掩埋层(深漏极)在高电位处偏压。图20展示与基板接触的一P+型掩埋层(深屏蔽)。图21展示可用来制造集成电路的材料的实例。图22展示根据一些实施例的直接合并像素的掺杂分布曲线图的一实例。图23展示用于形成具有图22中所绘示的掺杂分布曲线图的直接合并像素的例示性处理序列。图24展示沿图22的线y＝0的砷、硼、磷及氮的例示性掺杂分布曲线图的图。图25展示当藉由将所有电极的电压设定为0V而闭合所有障壁时图23的像素中的电位的一图。图26展示当将电极213的电压设定为3V时图23的像素中的电位的图。图27展示当电极的电压改变时基板内的电位的曲线。图28至图32展示用于形成光电侦测器及四个不同像素设计d0至d3的一例示性处理处理。图28展示一第一层级，图29展示一第二层级，图30展示一第三层级，图31展示一第四层级且图32展示一第五层级。图33展示一芯片架构的图。图34是一绘示性计算装置的方块图。具体实施方式本文中描述一种可准确地量测或“时间合并”入射光子的到达的时序的整合式光电侦测器。在一些实施例中，该本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；至少一电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子直接引导至该至少一电荷载流子储存区域中。

【技术特征摘要】
【国外来华专利技术】2016.12.22 US 62/438,0511.一种集成电路，其包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；至少一电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子直接引导至该至少一电荷载流子储存区域中。2.一种集成电路，其包括：一直接合并像素，其包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；至少一电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子引导至该至少一电荷载流子储存区域中。3.一种集成电路，其包括：多个像素，该多个像素中的第一像素是直接合并像素，该第一像素包括：一光电探测区域，其被配置为接收入射光子，该光电探测区域被配置为响应于入射光子而产生多个电荷载流子；多个电荷载流子储存区域；及一电荷载流子分离结构，其被配置为基于产生电荷载流子的时间而选择性地将该多个电荷载流子中的电荷载流子直接引导至该多个电荷载流子储存区域的各自电荷载流子储存区域中，且在该多个电荷载流子储存区域中聚集在多个量测周期中产生的电荷载流子。4.一种光电探测方法，其包括：(A)在一光电探测区域处接收入射光子；及(B)基于产生电荷载流子的时间而选择性地将响应于该入射光子而产生的多个电荷载流子中的电荷载流子自该光电探测区域直接引导至至少一电荷载流子储存区域。5.根据权利要求1至3中任一项的集成电路，其中该电荷载流子分离结构包括位于该光电探测区域与该至少一电荷载流子储存区域的第一电荷载流子储存区域之间的边界处的至少一电极。6.根据权利要求5所述的集成电路，其中该电荷载流子分离结构包括位于该光电探测区域与该第一电荷载流子储存区域之间的该边界处的单一电极。7.根据前述权利要求中任一项所述的集成电路或光电探测方法，其中该直接合并像素中不存在电荷载流子捕获区域和/或该光电探测区域与一电荷载流子储存区域之间不存在电荷载流子捕获区域。8.根据前述权利要求中任一项所述的集成电路或光电探测方法，其中电荷载流子在无需在该光电探测区域与该至少一电荷载流子储存区域之间...

【专利技术属性】
技术研发人员：乔纳森·M·罗斯伯格，基斯·G·法夫，D·布瓦韦尔，
申请(专利权)人：宽腾矽公司，
类型：发明
国别省市：美国,US