存储器控制器及其操作方法、应用处理器和数据处理系统技术方案

提供存储器控制器及其操作方法、应用处理器和数据处理系统。所述存储器控制器包括：地址转换器，被配置为根据基于存储器资源利用率从多个地址转换方案选择的地址转换方案，将从主机处理器接收的第一地址转换为指示存储器地址的第二地址；评价模块，被配置为根据基于所述多个地址转换方案中的每一个产生的多个存储器地址来评价所述多个地址转换方案中的每一个的存储器资源利用率。

Memory Controller and Its Operating Method, Application Processor and Data Processing System

【技术实现步骤摘要】
存储器控制器及其操作方法、应用处理器和数据处理系统本申请要求于2018年2月12日提交到韩国知识产权局的第10-2018-0017059号韩国专利申请的利益，所述韩国专利申请的公开通过引用全部包含于此。
本专利技术构思的示例实施例涉及一种存储器控制器和/或应用处理器。例如，至少一些示例实施例涉及用于控制输入/输出(I/O)装置的利用率和性能的存储器控制器、包括存储器控制器的应用处理器(AP)、数据处理系统和/或操作存储器控制器的方法。
技术介绍
存储器控制器或AP可用于电子系统(诸如，数据处理系统)中，并且可与各种外围装置交换各种信号。例如，存储器控制器可控制易失性存储器装置(诸如，动态随机存取存储器(DRAM))或非易失性存储器装置(诸如，闪存或电阻存储器)，并可将从请求对存储器装置的访问的主机处理器接收的系统地址转换成适于存储器装置的存储器地址。存储器控制器可利用地址转换方案将系统地址转换为存储器地址。
技术实现思路
本专利技术构思的示例实施例提供用于提高存储器装置和其他输入/输出装置的利用率和性能的存储器控制器、包括存储器控制器的应用处理器和/或操作存储器控制器的方法。根据本专利技术构思的一些示例实施例，提供一种用于控制存储器装置的存储器控制器。所述存储器控制器包括：处理电路，被配置为：基于地址转换方案，将从主机处理器接收的第一地址转换为与存储器装置相关联的第二地址，所述地址转换方案基于存储器资源利用率从多个地址转换方案中被选择，基于使用所述多个地址转换方案产生的多个存储器地址来评价所述多个地址转换方案中的每一个的存储器资源利用率。根据本专利技术构思的其他示例实施例，提供一种应用处理器，包括：主机处理器，被配置为提供访问请求和第一地址；存储器控制器，被配置为：基于从多个地址转换方案选择的第一地址转换方案来执行用于将第一地址转换为与存储器地址相关联的第二地址的地址转换，在第一时间段期间基于第一地址转换方案执行地址转换的同时，计算指示所述多个地址转换方案中的每一个的存储器资源利用率的资源利用率分数，在第二时间段期间基于第二地址转换方案，执行用于将第一地址转换为第二地址的地址转换，使得在第一时间段期间第二地址转换方案的存储器资源利用率在所述多个地址转换方案中最高，所述第二时间段在所述第一时间段之后。根据本专利技术构思的其他示例实施例，提供一种操作存储器控制器将系统地址转换为与存储器装置相关联的存储器地址的方法。在一些示例实施例中，所述方法包括：基于从多个转换方案候选之中选择的地址转换方案，将系统地址转换为存储器地址；计算所述多个转换方案候选的资源利用率分数；基于资源利用率分数，从所述多个转换方案候选选择具有最高资源利用率的下一地址转换方案；将所述地址转换方案改变为下一转换方案；基于下一地址转换方案将系统地址转换为存储器地址。根据本专利技术构思的其他示例实施例，提供一种数据处理系统，包括：至少一个知识产权(IP)块；输入/输出装置，被配置为访问所述至少一个IP块；控制器，被配置为：通过基于从所述至少一个IP块接收的系统地址执行机器学习，来按时间顺序地导出多个地址转换方案以及所述多个地址转换方案中的每一个的资源利用率分数，根据基于资源利用率分数从所述多个地址转换方案选择的地址转换方案，将从所述至少一个IP块接收的系统地址转换为用于输入/输出装置的装置地址。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的示例实施例，其中：图1是根据本专利技术构思的示例实施例的包括存储器控制器的数据处理系统的框图；图2是用于解释地址转换方案的示例的示图；图3A和图3B是用于解释图1的存储器装置的示例的示图；图4是根据本专利技术构思的示例实施例的存储器控制器的框图；图5是图4的第一计数器块的框图；图6是根据本专利技术构思的示例实施例的操作存储器控制器的方法的流程图；图7是计算图6中的资源利用率分数的方法的流程图；图8是用于解释在特定示例中用于资源利用率分数的计算的评价项和计算评价项的值的方法的示图；图9A和图9B是根据示例实施例的更新资源利用率分数的方法的示图；图10A至图10E是用于解释根据本专利技术构思的示例实施例的使用存储器控制器动态地改变反映使用模式的地址转换方案的方法的示图；图11是示出针对存储器页状态的存储器延迟的曲线图；图12是根据本专利技术构思的一些示例实施例的存储器控制器的框图；图13是根据本专利技术构思的一些示例实施例的存储器控制器的框图；图14是基于机器学习来设置地址转换方案的方法的示例的示图；图15是根据本专利技术构思的示例实施例的应用处理器的框图。具体实施方式图1是根据本专利技术构思的示例实施例的包括存储器控制器的数据处理系统的框图。参照图1，数据处理系统1000可被安装在各种类型的电子装置上：诸如，膝上型计算机、智能电话、平板个人计算机(PC)、无人机、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、便携式多媒体播放器(PMP)、手持式游戏机、移动互联网装置、多媒体装置、可穿戴计算机、物联网(IoT)装置、万物网(IoE)装置、电子书、智能家用电器、医疗装置和车辆驾驶装置。数据处理系统1000可包括存储器控制器100、存储器装置200和处理器300。数据处理系统1000还可包括各种类型的输入/输出(I/O)装置和知识产权(IP)块。在一些示例实施例中，存储器控制器100和处理器300可被集成到单个半导体芯片中。例如，存储器控制器100和处理器300可形成被实现为片上系统(SoC)的应用处理器(AP)。处理器300是请求对存储器装置200的访问的IP块。例如，处理器300可包括中央处理器(CPU)、图形处理器(GPU)和显示控制器，并且处理器300可被称为主IP块。处理器300可通过系统总线将访问请求RQ(例如，针对数据DATA的写入请求或读取请求)和系统地址SA发送到存储器控制器100。存储器装置200可包括易失性存储器和/或非易失性存储器。当存储器装置200包括易失性存储器时，存储器装置200可包括诸如双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)、低功率DDR(LPDDR)SDRAM、图形DDR(GDDR)SDRAM和RambusDRAM(RDRAM)的存储器。然而，本专利技术构思的示例实施例不限于此。例如，存储器装置200可包括非易失性存储器，例如，闪存、磁RAM(MRAM)、铁电RAM(FRAM)、相变RAM(PRAM)和电阻RAM(ReRAM)。存储器装置200可包括多个存储器M1至Mm。存储器M1至存储器Mm中的每一个表示物理上和逻辑上分类的存储器资源。存储器M1至存储器Mm中的每一个可包括存储器排(rank)、存储器存储体(bank)、存储器行(或页)和存储器列(在下文中，它们被称为排、存储体、行和列)，或者可包括逻辑分类的区域。存储器装置200可以是包括至少一个存储器芯片的半导体封装件，或者是在模块板上安装多个存储器芯片的存储器模块。存储器装置200可被嵌入在SoC中。存储器控制器100是根据存储器装置200的类型(例如，闪存或DRAM)控制对存储器装置200的访问的接口。存储器控制器100可控制存储器装置200，使得响应于从处理器300接收的写入请求将数据DATA写入到存储器装置200，或者响应本文档来自技高网...

【技术保护点】
1.一种被配置为控制存储器装置的存储器控制器，所述存储器控制器包括：处理电路，被配置为：基于地址转换方案，将从主机处理器接收的第一地址转换为与存储器装置相关联的第二地址，所述地址转换方案基于存储器资源利用率从多个地址转换方案中被选择，基于使用所述多个地址转换方案产生的多个存储器地址来评价所述多个地址转换方案中的每一个的存储器资源利用率。

【技术特征摘要】
2018.02.12 KR 10-2018-00170591.一种被配置为控制存储器装置的存储器控制器，所述存储器控制器包括：处理电路，被配置为：基于地址转换方案，将从主机处理器接收的第一地址转换为与存储器装置相关联的第二地址，所述地址转换方案基于存储器资源利用率从多个地址转换方案中被选择，基于使用所述多个地址转换方案产生的多个存储器地址来评价所述多个地址转换方案中的每一个的存储器资源利用率。2.根据权利要求1所述的存储器控制器，其中，处理电路被配置为：基于第一评价值、第二评价值和第三评价值中的至少两个来计算存储器资源利用率，其中，在所述多个地址转换方案中的每一个中，基于多个地址转换方案中的每个地址转换方案的多个存储器地址的排选择、存储体选择和行选择来分别计算第一评价值、第二评价值和第三评价值。3.根据权利要求2所述的存储器控制器，其中，处理电路被配置为：基于第一值与第二值之和来计算存储器资源利用率，其中，通过将第一权重施加到第一评价值来获得所述第一值，并通过将第二权重施加到第二评价值来获得所述第二值，所述第一权重大于所述第二权重。4.根据权利要求1所述的存储器控制器，其中，处理电路被配置为：基于第一地址转换方案执行地址转换，在与第一地址转换方案相关联的第一时间段期间，评价存储器资源利用率，在第二时间段期间，基于第二地址转换方案执行地址转换，所述第二地址转换方案基于在第一时间段期间评价的存储器资源利用率的结果被选择。5.根据权利要求4所述的存储器控制器，其中，所述处理电路被配置为：响应于在第一时间段之后重启所述存储器控制器，将所述地址转换方案从第一地址转换方案改变为第二地址转换方案。6.根据权利要求4所述的存储器控制器，其中，所述处理电路被配置为：响应于在所述第一时间段之后进入空闲时间段，将所述地址转换方案从第一地址转换方案改变为第二地址转换方案。7.根据权利要求1所述的存储器控制器，其中，所述处理电路被配置为：使用与所述多个地址转换方案不同的地址转换方案来执行地址转换，以产生与所述不同的地址转换方案对应的多个存储器地址，通过对与所述不同的地址转换方案对应的多个存储器地址相关联的排、存储体和行进行计数来产生计数值，所述排、所述存储体和所述行通过与所述不同的地址转换方案对应的多个存储器地址被选择，基于计数值来计算指示存储器资源利用率的资源利用率分数。8.根据权利要求7所述的存储器控制器，其中，所述处理电路被配置为：针对N个存储器地址对所述排、所述存储体和所述行进行计数，其中N是至少为2的整数。9.根据权利要求1所述的存储器控制器，其中，所述处理电路被配置为：基于多个第一地址来执行机器学习以按时间顺序地导出所述多个地址转换方案，其中，所述多个第一地址从主机处理器被接收。10.根据权利要求9所述的存储器控制器，其中，所述处理电路被配置：基于包括在所述多个第一地址中的位的改变模式来导出所述多个地址转换方案。11.一种应用处理器，包括：主机处理器，被配置为：提供访问请求和第一地址；存储器控制器，被配置为：基于从多个地址转换方案选择的第一地址转换方案来执行用于将第一地址转换为与存储器装置相关联的第二地址的地址转换，在第一时间段期间基于第一地址转换方案执行地址转换的同时，计算指示所述多个地址转换方案中的每一个的存储器资源利用率的资源利用率分数，在第二时间段期间基于第二地址转换方案，执行用于将第一地址转换为第二地址的地址转换，其中，在第一时间段期间第二地址转换方案的存储器资源利用率在所述多个地址转换方案中最高，所述第二时间段在所述第一时间段之后。12.根据权利要求11所述的应用处理器，其中，存储器控制器被配置为：在第...

【专利技术属性】
技术研发人员：姜贤俊，金泰勳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR