一种动态控制晶体时钟发生器控制系统及控制方法技术方案

本发明专利技术公开了一种动态控制晶体时钟发生器控制系统，包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接。通过上述方式，本发明专利技术提供的动态控制晶体时钟发生器控制系统，本创新通过芯片闪存控制器读取存在闪存内的晶体时钟发生器配置文件，灵活控制晶体时钟发生器启动时间点，减少芯片初始化和晶体时钟振荡器启动时间叠加对实时性要求应用的影响。改进后芯片时钟发生器控制系统通过添加从闪存控制器到晶体时钟发生器的控制信号，提前启动晶体时钟发生器，加速芯片唤醒后的初始化。

A Dynamic Control System and Control Method for Crystal Clock Generator

【技术实现步骤摘要】
一种动态控制晶体时钟发生器控制系统及控制方法
本专利技术涉及一种晶体时钟发生器控制系统及控制方法，特别是涉及动态控制晶体时钟发生器控制系统。
技术介绍
很多芯片如微控制器芯片，音频编解码芯片都内建晶体时钟发生器。在芯片低功耗模式，为了降低功耗，晶体时钟发生器会被关闭。当芯片被内部或者外部异常通过中断唤醒，通过内部阻容式时钟发生器提供的时钟进行初始化工作，主要为内嵌闪存处理器的初始化。初始化完成后，用户程序会启动高精度的晶体时钟发生器为后续芯片运行提供高精度时钟。一般芯片初始化会消耗10-1000us时间，晶体时钟发生器启动会消耗100-500us时间，两项叠加，芯片真正工作会在1.5ms之后，很难满足实时性要求高的应用需求。因此，传统芯片时钟控制系统对各步骤为穿行操作，消耗时间过长，对实时化要求高的应用有很大局限性。
技术实现思路
本专利技术主要解决的技术问题是如何提供通过芯片闪存控制器读取存在闪存内的晶体时钟发生器配置文件，灵活控制晶体时钟发生器启动时间点，减少芯片初始化和晶体时钟振荡器启动时间叠加对实时性要求应用的影响。改进后芯片时钟发生器控制系统通过添加从闪存控制器到晶体时钟发生器的控制信号，提前启动晶体时钟发生器，加速芯片唤醒后的初始化。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种动态控制晶体时钟发生器控制系统，所述的动态控制晶体时钟发生器控制系统包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接。其中，所述的中央处理器通往晶体时钟发生器方向通过第一控制信号连接，所述的晶体时钟发生器通往中央处理器方向通过高精度时钟信号连接。所述的中央处理器通往闪存控制器方向通过第二控制信号连接，所述的闪存控制器通往中央处理器方向分别通过数据、程序连接。所述的晶体时钟发生器、闪存控制器之间单向连接，连接方向为闪存控制器通向晶体时钟发生器，且晶体时钟发生器、闪存控制器之间第三控制信号相连接。所述的中央处理器通往阻容时钟发生器方向通过第四控制信号连接，所述的阻容时钟发生器通往中央处理器方向通过低精度时钟信号连接。在一个具体实施例中，所述的中央处理器为CPU。一种动态控制晶体时钟发生器的方法，包含有动态控制晶体时钟发生器控制系统，且还包含有触发器、二选一选择器和晶体时钟发生器配置位，所述的二选一选择器与触发器、晶体时钟发生器配置位之间依次相连接，CPU产生CPU写数据信号、CPU写使能信号和CPU复位信号，所述的动态控制晶体时钟发生器的方法包括以下操作步骤：S1：首先将CPU产生的CPU写数据信号、CPU写使能信号传输至二选一选择器；S2：将CPU产生的CPU复位信号传输至触发器；S3：所述的二选一选择器将接受到的CPU写数据信号、CPU写使能信号进行选择后传输至触发器，所述的触发器接受后再传输至晶体时钟发生器配置位。在一个具体实施例中，所述的动态控制晶体时钟发生器的方法还包括以下操作步骤：S4：所述的二选一选择器将接受到的CPU写数据信号、CPU写使能信号进行选择后传输至晶体时钟发生器配置位。一种所述的动态控制晶体时钟发生器的方法，包含有所述的动态控制晶体时钟发生器控制系统，且还包含有触发器、二选一选择器、第二二选一选择器和晶体时钟发生器配置位，所述的二选一选择器、第二二选一选择器、触发器、晶体时钟发生器配置位之间依次相连接，CPU产生CPU写数据信号和CPU写使能信号，闪存控制器产生闪存写数据信号、闪存写使能信号和闪存复位信号，所述的动态控制晶体时钟发生器的方法包括以下操作步骤：S1：首先将CPU产生的CPU写数据信号、CPU写使能信号传输至二选一选择器；S2：闪存控制器产生的闪存写数据信号、闪存写使能信号传输至第二二选一选择器；S3：闪存控制器产生的闪存写闪存复位信号传输至触发器；S4：所述的二选一选择器将接受到的CPU写数据信号、CPU写使能信号进行选择后传输至第二二选一选择器，所述的第二二选一选择器接受后与接收到的闪存写数据信号、闪存写使能信号进项选择后再传输至晶体时钟发生器配置位。在一个具体实施例中，所述的动态控制晶体时钟发生器的方法还包括以下操作步骤：S5：所述的二选一选择器将接受到的CPU写数据信号、CPU写使能信号进行选择后传输至晶体时钟发生器配置位。本专利技术的有益效果是：本创新通过芯片闪存控制器读取存在闪存内的晶体时钟发生器配置文件，灵活控制晶体时钟发生器启动时间点，减少芯片初始化和晶体时钟振荡器启动时间叠加对实时性要求应用的影响。改进后芯片时钟发生器控制系统通过添加从闪存控制器到晶体时钟发生器的控制信号，提前启动晶体时钟发生器，加速芯片唤醒后的初始化。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1是本专利技术动态控制晶体时钟发生器控制系统一具体实施例的原理图；图2是本专利技术动态控制晶体时钟发生器控制系统中一具体实施例中包含有一个二选一选择器的原理图；图3是本专利技术动态控制晶体时钟发生器控制系统中一具体实施例中包含有两个二选一选择器的原理图；图4是本专利技术动态控制晶体时钟发生器控制系统的一具体实施例中实施过程的时序图；图5是本专利技术动态控制晶体时钟发生器控制系统的一具体实施例中实施过程的流程示意图。具体实施方式下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在以往的制芯片嵌入式命令设计中，请参阅附图，在本专利技术的一个具体实施例中提供一种动态控制晶体时钟发生器控制系统及控制方法，实施例1：一种动态控制晶体时钟发生器控制系统，所述的动态控制晶体时钟发生器控制系统包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接。其中，所述的中央处理器通往晶体时钟发生器方向通过第一控制信号连接，所述的晶体时钟发生器通往中央处理器方向通过高精度时钟信号连接。所述的中央处理器通往闪存控制器方向通过第二控制信号连接，所述的闪存控制器通往中央处理器方向分别通过数据、程序连接。所述的晶体时钟发生器、闪存控制器之间单向连接，连接方向为闪存控制器通向晶体时钟发生器，且晶体时钟发生器、闪存控制器之间第三控制信号相连接。所述的中央处理器通往阻容时钟发生器方向通过第四控制信号连接，所述的阻容时钟发生器通往中央处理器方向通过低精度时钟信号连接。所述的中央处理器为CPU。实施例2：用一位晶体时钟发生器（OSC）控制信号举例,对OSC的控制信号（setting）信号必须等到闪存初始化完成，CPU开始执行用户程序才开始启动。一种动态控制晶体时钟发生器的方法，包含有动态控制晶体时钟发生器控制系统，且还包含有触本文档来自技高网...

【技术保护点】
1.一种动态控制晶体时钟发生器控制系统，其特征在于，所述的动态控制晶体时钟发生器控制系统包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接，其中，所述的中央处理器通往晶体时钟发生器方向通过第一控制信号连接，所述的晶体时钟发生器通往中央处理器方向通过高精度时钟信号连接，所述的中央处理器通往闪存控制器方向通过第二控制信号连接，所述的闪存控制器通往中央处理器方向分别通过数据、程序连接，所述的晶体时钟发生器、闪存控制器之间单向连接，连接方向为闪存控制器通向晶体时钟发生器，且晶体时钟发生器、闪存控制器之间第三控制信号相连接，所述的中央处理器通往阻容时钟发生器方向通过第四控制信号连接，所述的阻容时钟发生器通往中央处理器方向通过低精度时钟信号连接。

【技术特征摘要】
1.一种动态控制晶体时钟发生器控制系统，其特征在于，所述的动态控制晶体时钟发生器控制系统包括：中央处理器、晶体时钟发生器、闪存控制器、阻容时钟发生器和晶体，所述的中央处理器与晶体时钟发生器、闪存控制器、阻容时钟发生器分别双向链接，所述的晶体时钟发生器与所述的晶体相连接，其中，所述的中央处理器通往晶体时钟发生器方向通过第一控制信号连接，所述的晶体时钟发生器通往中央处理器方向通过高精度时钟信号连接，所述的中央处理器通往闪存控制器方向通过第二控制信号连接，所述的闪存控制器通往中央处理器方向分别通过数据、程序连接，所述的晶体时钟发生器、闪存控制器之间单向连接，连接方向为闪存控制器通向晶体时钟发生器，且晶体时钟发生器、闪存控制器之间第三控制信号相连接，所述的中央处理器通往阻容时钟发生器方向通过第四控制信号连接，所述的阻容时钟发生器通往中央处理器方向通过低精度时钟信号连接。2.根据权利要求1所述的动态控制晶体时钟发生器控制系统，所述的中央处理器为CPU。3.一种动态控制晶体时钟发生器的方法，其特征在于，包含有权利要求2所述的动态控制晶体时钟发生器控制系统，且还包含有触发器、二选一选择器和晶体时钟发生器配置位，所述的二选一选择器与触发器、晶体时钟发生器配置位之间依次相连接，CPU产生CPU写数据信号、CPU写使能信号和CPU复位信号；所述的动态控制晶体时钟发生器的方法包括以下操作步骤：S1：首先将CPU产生的CPU写数据信号、CPU写使能信号传输至二选一选择器；S2：将CPU产生的CPU复位信号传输至触发器；S3：所述的二选一选择器将接受到的...

【专利技术属性】
技术研发人员：肖有军，孙艳玲，高琼，吕琴，
申请(专利权)人：苏州冠讯电子科技有限公司，
类型：发明
国别省市：江苏,32