三维存储器件的混和键合触点结构制造技术

公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。

Mixed Bonding Contact Structure for Three-dimensional Memory Devices

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件的混和键合触点结构相关申请的交叉引用本申请要求于2017年3月8日递交的中国专利申请No.201710135655.3的优先权，以引用方式将该申请的全部内容并入本文。
本公开的实施例关于一种三维(3D)存储器件以及其制造方法。
技术介绍
通过改良工艺技术、电路设计、程序算法与制造工艺，平面存储单元被缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺与制造技术会变得有挑战性并具有高成本。结果，使得平面存储单元的存储器密度接近上限。3D存储器架构可以解决平面存储单元的密度限制。3D存储器架构包括存储器阵列以及用于控制去往和来自存储器阵列的信号的外围器件。
技术实现思路
本文公开3D存储器件的贯穿阵列触点(TAC)结构及其制造方法的实施例。所公开的三维(3D)NAND存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述介电质交替堆叠包括多个介电层对，所述第二区域包括导体/介电质交替堆叠，所述导体/介电质交替堆叠包括多个导体/介电层对。3DNAND存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向本文档来自技高网...

【技术保护点】
1.一种三维(3D)NAND存储器件，包括：设置在第一衬底上的交替堆叠层，所述交替堆叠层包括：包括介电质交替堆叠的第一区域，所述介电质交替堆叠包括多个介电层对，以及包括导体/介电质交替堆叠的第二区域，所述导体/介电质交替堆叠包括多个导体/介电层对；阻隔结构，其垂直延伸穿过所述交替堆叠层以将所述第一区域与所述第二区域横向分离；所述第一区域中的多个贯穿阵列触点(TAC)，每个贯穿阵列触点垂直延伸穿过所述介电质交替堆叠；与所述多个贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路；以及所述外围电路上的外围互连层；其中，所述阵列互连层是键合到所述外围互连层上的，使得所述外围电路是与所述多个贯穿...

【技术特征摘要】
【国外来华专利技术】2017.03.08 CN 20171013565531.一种三维(3D)NAND存储器件，包括：设置在第一衬底上的交替堆叠层，所述交替堆叠层包括：包括介电质交替堆叠的第一区域，所述介电质交替堆叠包括多个介电层对，以及包括导体/介电质交替堆叠的第二区域，所述导体/介电质交替堆叠包括多个导体/介电层对；阻隔结构，其垂直延伸穿过所述交替堆叠层以将所述第一区域与所述第二区域横向分离；所述第一区域中的多个贯穿阵列触点(TAC)，每个贯穿阵列触点垂直延伸穿过所述介电质交替堆叠；与所述多个贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路；以及所述外围电路上的外围互连层；其中，所述阵列互连层是键合到所述外围互连层上的，使得所述外围电路是与所述多个贯穿阵列触点中的至少一个贯穿阵列触点电连接的。2.根据权利要求1所述的存储器件，其中，所述阵列互连层是设置在所述交替堆叠层上、在所述交替堆叠层与所述第一衬底相对的一端上的。3.根据权利要求1所述的存储器件，其中，所述阵列互连层是设置在所述第一衬底的与所述交替堆叠层相对的表面上的。4.根据权利要求1-3中的任一项所述的存储器件，其中：所述阵列互连层包括嵌入在第一介电层中的至少一个第一互连结构；所述外围互连层包括嵌入在第二介电层中的至少一个第二互连结构；以及所述外围电路是经由所述至少一个第一互连结构以及所述至少一个第二互连结构来与所述多个贯穿阵列触点中的所述至少一个贯穿阵列触点电连接的。5.根据权利要求1-4中的任一项所述的存储器件，其中，所述阻隔结构包括氧化硅和氮化硅。6.根据权利要求1-5中的任一项所述的存储器件，其中，所述多个介电层对中的每个介电层对包括氧化硅层和氮化硅层，并且所述多个导体/介电质层对中的每个导体/介电质层对包括金属层和氧化硅层。7.根据权利要求1-6中的任一项所述的存储器件，其中：所述多个介电层对的数量至少是32；以及所述多个导体/介电质层对的数量至少是32。8.根据权利要求1-7中的任一项所述的存储器件，还包括：多个狭缝结构，每个所述狭缝结构垂直延伸穿过所述导体/介电质交替堆叠并且横向地沿着字线方向延伸，以将所述导体/介电质交替堆叠分隔成多个指状存储区。9.根据权利要求8所述的存储器件，其中：所述阻隔结构横向地沿着所述字线方向延伸；以及所述第一区域被所述阻隔结构与所述第二区域分离，并且被夹设在两个相邻的狭缝结构之间。10.根据权利要求8所述的存储器件，其中：所述阻隔结构横向地沿着与所述字线方向不同的位线方向延伸，以横向地将所述第一区域与所述第二区域分离。11.根据权利要求10所述的存储器件，其中：所述位线方向是垂直于所述字线方向的。12.根据权利要求10或11中的任一项所述的存储器件，其中：所述第一区域被所述阻隔结构围绕的在所述位线方向上的宽度大于两个相邻的狭缝结构之间的距离。13.根据权利要求10-12中的任一项所述的存储器件，其中：被所述阻隔结构围绕的所述第一区域在所述字线方向上被夹设在两个顶部选择栅阶梯区域之间。14.根据权利要求13所述的存储器件，其中：所述导体/介电质交替堆叠中的在每个顶部选择栅阶梯区域中远离所述第一衬底的至少顶部两层具有阶梯结构。15.根据权利要求14所述的存储器件，还包括：所述顶部选择栅阶梯区域中的所述阶梯结构上的至少一个导电层，并且所述至少一个导电层被配置为互连顶部选择栅，所述顶部选择栅位于所述第二区域中的所述导体/介电质交替堆叠上，并且在所述字线方向上位于被所述阻隔结构围绕的第一区域的两侧。16.根据权利要求13-15中的任一项所述的存储器件，还包括：被对应的阻隔结构围绕的至少两个第一区域，每个第一区域平行于所述位线方向延伸。17.根据权利要求10或11中的任一项所述的存储器件，还包括：多个阻隔结构，以从所述第二区域围绕多个第一区域，使得所述多个第一区域在所述位线方向上是对齐的；其中，所述多个第一区域中的每个第一区域在所述位线方向上被夹设在两个相邻的狭缝结构之间。18.根据权利要求17所述的存储器件，其中：所述多个第一区域是对齐的，以便在所述位线方向上形成至少两列。19.根据权利要求17所述的存储器件，其中：在所述位线方向上被夹设在两个相邻的阻隔结构之间的至少一个狭缝结构包括间隙，并且所述至少一个狭缝结构被配置为将所述多个指状存储区中的相邻的指状存储区的字线互连。20.根据权利要求10或11所述的存储器件，其中：所述第一区域被所述阻隔结构与阶梯结构分离，所述阶梯结构位于所述导体/介电质交替堆叠层沿着位线方向的边缘上；以及所述阻隔结构的开口位于所述交替堆叠层沿着所述位线方向的边缘处。21.根据权利要求20所述的存储器件，其中：所述第一区域在所述位线方向上的宽度大于两个相邻的狭缝结构之间的距离。22.根据权利要求20所述的存储器件，其中：所述第一区域在所述位线方向上的宽度小于位于所述交替堆叠层沿着所述位线方向的所述边缘上的所述阶梯结构中的两个相邻的狭缝结构之间的最大距离。23.根据权利要求1-22中的任一项所述存储器件，还包括：与所述阻隔结构邻近的多个虚置沟道结构，每个虚置沟道结构垂直延伸穿过所述导体/介电质交替堆叠。24.一种用于形成三维(3D)NAND存储器件的方法，包括：在第一衬底上形成介电质交替...

【专利技术属性】
技术研发人员：吕震宇，S·SN·杨，潘锋，S·W·杨，陈俊，吴关平，施文广，程卫华，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42