【技术实现步骤摘要】
一种新型四颗二极管集成芯片的制造工艺
本专利技术涉及一种二极管制造工艺，具体涉及一种新型四颗二极管集成芯片的制造工艺。
技术介绍
二极管广泛应用在各种电路中，可以说凡有电路处皆有二级管，利用其单向导通的特性把交流电转化为直流电，使电路的终端部件可以获得稳定的直流电输入。现有整流二极管的制造方法是以N型〈111〉晶向单晶硅片为基本材料，在该硅片的上表面进行一次硼掺杂形成平的P区，然后在下表面进行一次磷扩散形成平的N区，然后再进行光刻、金属化、合金等工序，最终形成二极管的PN结构和电极金属，制成整流二极管。现有技术的不足包括：一、当需要组成桥式整流电路时，通常需要四个独立的二极管进行电连接，不利于产品的小型化，且工艺流程复杂，制造成本较高；二、现有二极管结构存在侧壁的漏电流，器件可靠性低；三、上述现有二极管在工作的过程中，反向截止，正向导通，在正向电流导通过程中由于其自身的正向压降存在，二极管会不断发热，P=U*I（这里U是正向压降，I是代表正常工作的电流）。二极管发热的这部分功耗不但由于持续的发热而影响器件的可靠性和使用寿命，而且消耗大量无谓的能量，这和目前绿色节能...
【技术保护点】
1.一种新型四颗二极管集成芯片的制造工艺；其特征在于：选择硅片衬底，然后按以下步骤进行操作：第一步，在所述硅片衬底上表面和下表面均形成一层第一二氧化硅薄膜层；第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层上的四间隔区域，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底上表面及下表面裸露的所述第一二氧化硅薄膜层除去四间隔区域之外的隔离带区域；第三步，第一次第一杂质掺杂，在所述硅片衬底上表面及下表面对所述隔离带区域进行第一掺杂，从而在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区或第一N+区；上表面的所述第一P+区与下表面的所述第一P+区连接，...
【技术特征摘要】
1.一种新型四颗二极管集成芯片的制造工艺；其特征在于：选择硅片衬底，然后按以下步骤进行操作：第一步，在所述硅片衬底上表面和下表面均形成一层第一二氧化硅薄膜层；第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层上的四间隔区域，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底上表面及下表面裸露的所述第一二氧化硅薄膜层除去四间隔区域之外的隔离带区域；第三步，第一次第一杂质掺杂，在所述硅片衬底上表面及下表面对所述隔离带区域进行第一掺杂，从而在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区或第一N+区；上表面的所述第一P+区与下表面的所述第一P+区连接，构成第一P+区在上下方向贯通所述硅片衬底形成隔离墙，或者，上表面的所述第一N+区与下表面的所述第一N+区连接，构成第一N+区在上下方向贯通所述硅片衬底形成隔离墙；通过所述隔离墙在硅片衬底中隔离出四个水平间隔布置的间隔块，为后续形成四颗二极管做好前期准备；第四步，将所述第一二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第二二氧化硅薄膜层；第五步，在所述硅片衬底上表面及下表面均设定两第一掺杂区和两第二掺杂区，各第一掺杂区和各第二掺杂区均与各所述间隔区域一一对应且面积均小于间隔区域；各第一掺杂区、各第二掺杂区均与所述隔离带区域间隔设置；其中上表面的两第一掺杂区与下表面的两第一掺杂区在水平方向和竖直方向均间隔设置；上表面的两第二掺杂区与下表面的两第二掺杂区在水平方向和竖直方向均间隔设置；上表面的第一掺杂区与下表面的第二掺杂区在竖直方向对位并间隔设置；下表面的第一掺杂区与上表面的第二掺杂区在竖直方向对位并间隔设置；通过光刻胶掩膜硅片衬底上表面及下表面的所述第二二氧化硅薄膜层上除去各第一掺杂区域的周边区域以及所述隔离带区域，并以所述光刻胶作为掩膜层，分别刻蚀并去除裸露的所述第二二氧化硅薄膜层上的四所述第一掺杂区域；第六步，第二杂质掺杂，对各所述第一掺杂区域进行第二杂质掺杂，从而在四第一掺杂区域中分别形成N+区或P+区，该N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm，P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm；第七步，将所述第二二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第三二氧化硅薄膜层；第八步，通过光刻胶掩膜所述第一掺杂区域以及所述隔离带区域，并以此光刻胶作为掩膜层，刻蚀并去除裸露的所述第三二氧化硅薄膜层上的四所述第二掺杂区域；第九步，第二次第一杂质掺杂，对各所述第二掺杂区域进行第一掺杂，从而在四第二掺杂区域中分别形成第二P+区或第二N+区，该第二P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm，第二N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；第十步，在各所述第二P+区或所述第二N+区的边缘区域开沟槽，沟槽的深度为20~40um；第十一步，将所述第三二氧化硅薄膜层去除，并对所述硅片衬底上、下表面以及所述沟槽进行清洗，然后形成一层多晶硅钝化复合薄膜层；第十二步，在所述沟槽中的多晶硅钝化复合薄膜层表面形成一层玻璃钝化层；第十三步，将所述第一掺杂区域以及所述第二掺杂区域表面的多晶硅钝化复合薄膜层去除，并裸露出所述N+区或所述P+区，以及所述第二P+区或所述第二N+区；第十四步，在所述N+区或所述P+区以及所述第二P+区或所述第二N+区的表面均沉积金属层，形成金属电极。2.根据权利要求1所述的工艺，其特征在于：所述硅片衬底为N型〈111〉晶向，所述第一杂质掺杂为硼杂质掺杂或镓杂质掺杂，所述第二杂质掺杂为磷杂质掺杂或砷杂质掺杂；所述第一次第一杂质掺杂在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区；所述第二杂质掺杂在所述硅片衬底的四第一掺杂区域中分别形成N+区；所述第二次第一杂质掺杂在所述硅片衬底的四第二掺杂区域中分别形成第二P+区；所述沟槽开设于所述第二P+区的边缘区域。3.根据权利要求1所述的工艺，其特征在于：所述硅片衬底为P型〈111〉晶向，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂；所述第一次第...
【专利技术属性】
技术研发人员：吴念博，
申请(专利权)人：苏州固锝电子股份有限公司，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。