【技术实现步骤摘要】
一种屏蔽栅功率MOSFET器件及其制备方法
本专利技术涉及功率半导体器件
，尤其涉及一种屏蔽栅功率MOSFET器件及其制备方法。
技术介绍
随着电子电力系统的迅速发展，功率MOSFET器件作为一种非常重要的半导体器件，广泛应用于交通运输、军事防御和能源转换等重要领域。功率MOSFET器件在电源管理电路中有着非常重要的作用，其对电源优化发挥了十分重要的作用，是开关电源电路的核心器件。近年来，随着在开关速度、功率损耗等方面性能逐渐提升，功率MOSFET器件除了应用于传统领域，例如微处理器、微控制器等数位信号的控制，还在越来越多的模拟信号处理集成电路中发挥作用。在低压领域，由于功率MOSFET器件具有输入阻抗高、导通电阻低、开关速度快等优势，在低压功率开关电路中占有主导地位。对于低压功率MOSFET，降低功耗和提高抗干扰能力是两个重要指标。现有的低压功率MOSFET一般通过在深槽下部加入一个连接源极电位的电极，该电极通过厚氧化层与旁边的漂移区隔隔开。由于屏蔽电极隔离了栅极和漏极，导致转移电容大大降低，但栅极与屏蔽电极未能完全重叠，导致器件转移电容仍然较大，并且，增...
【技术保护点】
1.一种屏蔽栅功率MOSFET器件，其特征在于，其导通区包括若干个周期性排列的原胞，每个所述原胞的栅极结构均包括沟槽、上屏蔽电极、下屏蔽电极和沟槽栅电极；其中，所述沟槽，设置于半导体衬底上的第一导电类型的外延层中；所述下屏蔽电极、所述上屏蔽电极、所述沟槽栅电极由下至上依次设置于所述沟槽中；所述下屏蔽电极、所述上屏蔽电极、所述沟槽栅电极均采用第二导电类型材料，彼此之间通过介质层隔离。
【技术特征摘要】
1.一种屏蔽栅功率MOSFET器件，其特征在于，其导通区包括若干个周期性排列的原胞，每个所述原胞的栅极结构均包括沟槽、上屏蔽电极、下屏蔽电极和沟槽栅电极；其中，所述沟槽，设置于半导体衬底上的第一导电类型的外延层中；所述下屏蔽电极、所述上屏蔽电极、所述沟槽栅电极由下至上依次设置于所述沟槽中；所述下屏蔽电极、所述上屏蔽电极、所述沟槽栅电极均采用第二导电类型材料，彼此之间通过介质层隔离。2.根据权利要求1所述的屏蔽栅功率MOSFET器件，其特征在于，所述下屏蔽电极、所述上屏蔽电极、所述沟槽栅电极均沿沟槽中轴线轴对称设置；并且，所述下屏蔽电极的设置方向为竖向，所述上屏蔽电极的设置方向为横向；所述上屏蔽电极的厚度为所述下屏蔽电极厚度的2％～10％，所述上屏蔽电极的宽度为所述下屏蔽电极宽度的4～8倍；所述上屏蔽电极的宽度为所述沟槽宽度的96％～98％；所述沟槽栅电极的宽度为所述沟槽宽度的90％～99％。3.根据权利要求2所述的屏蔽栅功率MOSFET器件，其特征在于，每个原胞的源电极设置于沟道区上方，与所述沟道区表面接触；所述沟道区设置于所述沟槽栅电极两侧，由所述第一导电类型的外延层上的第二导电类型阱区组成；每个原胞的漏电极设置于半导体衬底下方，与所述半导体衬底表面接触。4.根据权利要求1-3之一所述的屏蔽栅功率MOSFET器件，其特征在于，所述半导体衬底采用硅或碳化硅材料中的至少一种；所述第一导电类型为N型，第二导电类型为P型，或者，所述第一导电类型为P型，第二导电类型为N型；所述下屏蔽电极、上屏蔽电极、沟槽栅电极采用金属钨硅或多晶硅中的至少一种；所述介质层采用二氧化硅、氮化硅材料中的至少一种。5.根据权利要求4所述的屏蔽栅功率MOSFET器件，其特征在于，所述第一导电类型的外延层厚度为16～18μm，所述沟槽宽度为2.6～2.8μm，所述下屏蔽电极的厚度为5～6μm，宽度为0.4～0.6μm，所述上屏蔽电极的厚度为0.2～0.5μm，宽度为2.6～2.8μm，所述上屏蔽电极和沟槽内侧之间的介质层宽度为50～100nm，所述沟槽栅电极的厚度为0.5～0.6μm，宽度为2.6～2.8μm。6.一种屏蔽栅功率MOSFET器件的制备方法，其特征在于，包括如下步骤：在半导体衬底上淀积第一导电类型的外延层，在所述外延层上制备沟槽；在...
【专利技术属性】
技术研发人员：陈润泽，王立新，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。