用于减小电子设备中的应力的器件和方法技术

一种器件包括在(例如，半导体管芯或其他集成电路的)基板的至少两个应力域之间的应力缓减区。该应力缓减区包括一种导电结构，该导电结构电耦合其间布置该导电结构的应力域的电路系统。

Devices and Methods for Reducing Stress in Electronic Equipment

【技术实现步骤摘要】
【国外来华专利技术】用于减小电子设备中的应力的器件和方法I.优先权要求本申请要求共同拥有的于2014年9月26日提交的美国非临时专利申请No.14/498,230的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。II.领域本公开一般涉及减小电子设备中的应力。III.相关技术描述技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体而言，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。电子设备可包括无源组件(例如，集成无源器件(IPD))。IPD可包括金属层(例如，铜层)和电介质层(例如，聚酰亚胺层)。金属层、电介质层、和/或基板之间的热膨胀系数(CTE)的较大差异可向IPD添加应力，从而使IPD翘曲(例如，变形、弯曲、扭曲等等)。IV.概览引入了器件内(例如，管芯内)应力缓减区，以减小与热引发的机械应力相关联的翘曲，该机械应力与对器件(例如，半导体管芯或其他集成电路)的具有失配的热膨胀系数(CTE)的各层的加热和冷却相关。应力缓减区可位于(例如，半导体管芯或其他集成电路的)基板的各部分(例如，“应力域”)之间，其中每个应力域包括对应的电路系统。应力缓减区的各层可能不展现与电路系统的各层一样多的CTE失配，从而允许应力缓减区减小基板的应力域之间的应力。应力缓减区的一部分内的导电结构电耦合不同应力域的电路系统，以使得电信号能够在各电路系统之间被传达。在特定实施例中，一种器件包括：与(例如，半导体管芯或其他集成电路的)基板的第一应力域相关联的(例如，所述第一应力域的、所述第一应力域内、或者形成在所述第一应力域上)第一电路系统，以及与(例如，所述半导体管芯或其他集成电路的)所述基板的第二应力域相关联的第二电路系统。所述器件包括在所述第一应力域与所述第二应力域之间的应力缓减区。所述应力缓减区包括将所述第一电路系统电耦合到所述第二电路系统的导电结构。在另一特定实施例中，一种方法包括：形成与(例如，半导体管芯或其他集成电路的)基板的第一应力域相关联的第一电路系统以及与(例如，所述半导体管芯或其他集成电路的)所述基板的第二应力域相关联的第二电路系统。所述方法包括：在所述第一电路系统与所述第二电路系统之间形成应力缓减区。所述方法进一步包括：在所述应力缓减区内形成导电结构。所述导电结构将所述第一电路系统电耦合到所述第二电路系统。在另一特定实施例中，一种器件包括：与(例如，半导体管芯或其他集成电路的)基板的第一应力域相关联的用于导电的第一装置。所述用于导电的第一装置可包括第一电路系统。所述器件包括：(例如，所述半导体管芯或其他集成电路的)所述基板的第二应力域内的用于导电的第二装置。所述用于导电的第二装置可包括第二电路系统。所述器件包括：在所述用于导电的第一装置与所述用于导电的第二装置之间的用于缓减应力的装置。所述用于缓减应力的装置包括：电耦合所述用于导电的第一装置和所述用于导电的第二装置的导电结构。在另一特定实施例中，一种方法包括：接收包括与集成器件相对应的设计信息的数据文件。所述方法包括：根据所述设计信息来制造所述器件。所述集成器件包括：与(例如，半导体管芯或其他集成电路的)基板的第一应力域相关联的第一电路系统，与(例如，所述半导体管芯或其他集成电路的)所述基板的第二应力域相关联的第二电路系统，以及在所述第一应力域与所述第二应力域之间的应力缓减区。所述应力缓减区包括将所述第一电路系统电耦合到所述第二电路系统的导电结构。由所公开的各实施例中的至少一个实施例提供的一个特定优点在于：与未纳入器件内应力缓减区的器件相比，可减小器件中由CTE失配引起的应力的量。例如，应力缓减区可减小施加于器件以及从其生成该器件的晶片的应力的量。减小应力的量以及由此减小翘曲的量可改善处理效率并改善器件的可测试性。减小应力的量还可改善包括该器件的电子设备的射频性能。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。V.附图简述图1是包括用于缓减应力的一个或多个应力缓减区的器件的特定实施例的示图的俯视图；图2是沿图1的截面1-1取得的器件的一部分的横截面视图；图3是沿图1的截面2-2取得的器件的一部分的横截面视图；图4是应力缓解结构(SMS)的特定实施例的示图，该SMS包括在SMS的第一部分与SMS的第二部分之间的弯曲部；图5是形成包括用于减小应力的一个或多个应力缓减区的器件的方法的特定实施例的流程图；图6是包括包含一个或多个应力缓减区的器件的无线通信设备的特定解说性实施例的框图；以及图7是用于制造包括一个或多个应力缓减区的器件的制造过程的特定解说性实施例的数据流图。VI.详细描述在本公开中给出了器件(例如，半导体管芯或其他集成电路)的特定实施例，其包括基板以及在基板的应力域之间的器件内(例如，管芯内)应力缓减区。这些器件可包括集成无源器件(IPD)和/或晶片级芯片规模封装(WLCSP)。然而，应当领会，在特定实施例中使用的概念和洞察可体现在各种上下文中。所给出的特定实施例仅仅是解说性的，并且不限定本公开的范围。对具有与基板(例如，晶片或面板)不同的热膨胀系数(CTE)的器件层(例如，金属化层和电介质层)进行加热和冷却可产生热引发的机械应力。例如，在薄膜沉积期间，由于不同薄膜和基板的CTE失配而可能出现晶片翘曲。参照图1，示出了器件(例如，半导体管芯或其他集成电路)100的特定实施例的俯视图，该器件100包括基板130以及在基板130的应力域之间的应力缓减区，并且示出了连接应力域的电路系统的导电结构。如图1中所示，基板130可包括第一应力域(例如，应力域102)和第二应力域(例如，应力域104)。在一些实施例中，器件100可包括其他应力域。例如，如图1中所示，在一些实施例中，基板130可包括第三应力域106和第四应力域108。应力域是基板130的经历机械应力的区域或区划，该机械应力与对具有与基板130不同的热膨胀系数(CTE)的器件层(例如，金属化层和电介质层)的加热和冷却相关联。如图1中所示，器件100包括与第一应力域102相关联的第一电路系统(例如，电路系统114)以及与第二应力域104相关联的第二电路系统(例如，电路系统116)。在一些实施例中，器件100可包括与其他应力域相关联的其他电路系统。例如，在一些实施例中，器件100可包括与第三应力域106相关联的第三电路系统(例如，电路系统118)以及与第四应力域108相关联的第四电路系统(例如，电路系统120)。例如，在图1中，第一电路系统114可与第一应力域102相关联，并且第二电路系统116可与第二应力域104相关联。第一电路系统114和第二电路系统116可包括一个或多个金属化层、顶部电介质本文档来自技高网...

【技术保护点】
1.一种用于减小应力的器件，包括：基板；在所述基板的第一应力域上的第一电路系统；在所述基板的第二应力域上的第二电路系统；以及在所述第一应力域与所述第二应力域之间的应力缓减区，所述应力缓减区包括与所述基板的至少一部分直接接触的导电结构，所述导电结构被配置成将所述第一电路系统电耦合到所述第二电路系统。

【技术特征摘要】
【国外来华专利技术】2014.09.26 US 14/498,2301.一种用于减小应力的器件，包括：基板；在所述基板的第一应力域上的第一电路系统；在所述基板的第二应力域上的第二电路系统；以及在所述第一应力域与所述第二应力域之间的应力缓减区，所述应力缓减区包括与所述基板的至少一部分直接接触的导电结构，所述导电结构被配置成将所述第一电路系统电耦合到所述第二电路系统。2.如权利要求1所述的器件，其特征在于，所述应力缓减区包括比所述第一应力域和所述第二应力域中的每一者更少的层，以减小在所述第一应力域与所述第二应力域之间的域间应力。3.如权利要求1所述的器件，其特征在于，进一步包括：位于所述第一应力域中的电介质层的第一部分；以及位于所述第二应力域中的所述电介质层的第二部分，其中，所述电介质层不在所述应力缓减区中。4.如权利要求3所述的器件，其特征在于，所述电介质层是与所述器件的一个或多个有源层接触的层间电介质层。5.如权利要求3所述的器件，其特征在于，所述电介质层包括聚酰亚胺。6.如权利要求3所述的器件，其特征在于，所述电介质层小于或等于15微米厚。7.如权利要求1所述的器件，其特征在于，所述基板包括硅或玻璃。8.如权利要求1所述的器件，其特征在于，所述基板小于或等于700微米厚。9.如权利要求1所述的器件，其特征在于，所述基板小于或等于500微米厚。10.如权利要求1所述的器件，其特征在于，所述第一电路系统包括金属化层的第一部分，并且其中，所述第二电路系统包括所述金属化层的第二部分。11.如权利要求10所述的器件，其特征在于，所述金属化层小于或等于50微米厚。12.如权利要求1所述的器件，其特征在于，进一步包括：位于所述第一应力域中的多个电介质层的第一部分；以及位于所述第二应力域中的所述多个电介质层的第二部分，其中，所述多个电介质层中的至少一个电介质层不在所述应力缓减区中。13.如权利要求1所述的器件，其特征在于，所述导电结构包括应力缓解结构，所述应力缓解结构包括在所述导电结构的第一部分与所述导电结构的第二部分之间的弯曲部。14.如权利要求1所述的器件，其特征在于，进一步包括在所述第一应力域、所述第二应力域、以及所述应力缓减区之上的钝化层。15.如权利要求1所述的器件，其特征在于，所述导电结构包括铝、铜、或者其组合。16.如权利要求1所述的器件，其特征在于，所述第一电路系统和所述第二电路系统被包括在集成无源器件中。17.如权利要求1所述的器件，其特征在于，所述第一电路系统和所述第二电路系统被包括在晶片级芯片规模封装(WLCSP)的至少一部分中。18.如权利要求1所述的器件，其特征在于，进一步包括：与所述基板的第三应力域相关联的第三电路系统；以及与所述基板的第四应力域相关联的第四电路系统，其中，所述应力缓减区在所述第一应力域与所述第三应力域之间、所述第一应力域与所述第四应力域之间、所述第二应...

【专利技术属性】
技术研发人员：D·D·金，JH·J·兰，C·H·尹，M·F·维纶茨，C·左，J·金，D·F·伯蒂，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US