提高三维存储器件之沟道孔均匀度的方法技术

本公开提供一种三维存储器件的结构和制作方法。在一实例中，一种制作三维存储器件的方法包括：在基底上设置材料层，在材料层之一阵列形成区域中形成多个沟道形成孔以及邻近多个沟道形成孔之多个牺牲孔，根据沟道形成孔而形成多个半导体沟道以及根据牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中栅缝隙中的至少一个的位置与多个牺牲孔中的至少一个重叠。

Method to Improve Channel Hole Uniformity of Three-dimensional Memory Devices

【技术实现步骤摘要】
【国外来华专利技术】提高三维存储器件之沟道孔均匀度的方法本申请案要求申请号为201710775876.7、申请日为2017年8月31日的中国专利申请的优先权，该专利申请案在此全文引用以作为参考。
本专利技术涉及一种存储器件的制作方法，尤指一种提高三维存储器件之沟道孔均匀度的方法。
技术介绍
闪存(Flashmemory)器件的发展非常迅速。闪存器件可在不加电的情况下能长期储存信息，且具有集成度高、访问速度快、易于抹除和重写等优点。基于集成度高的优点及储存的需求，为了进一步提高位密度(bitdensity)和减少位成本(bitcost)，三维NAND闪存器件得到了迅速的发展。三维存储器件可以大幅节省用于制作器件的晶圆数量。三维存储器件包括设置在基底上的多个字符线(或门极电极)的层叠，并具有穿过字符线至基底以及与字符线相交的多个半导体沟道。不同水平面/层叠代表距离基底表面的不同高度。半导体沟道排列成一阵列并穿过字符线。为了形成半导体沟道，沟道孔在被沟道形成材料(如电荷捕捉膜(chargetrappingfilm)、半导体沟道膜(semiconductorchannelfilm)及介电核心(dielectri本文档来自技高网...

【技术保护点】
1.一种制作三维存储器件的方法，包括：在基底上设置材料层；在该材料层的阵列形成区域中形成多个沟道形成孔以及邻近该多个沟道形成孔的多个牺牲孔；以及基于所述沟道形成孔而形成多个半导体沟道，以及基于所述牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中所述至少一个栅缝隙的位置与所述多个牺牲孔中的至少一个重叠。

【技术特征摘要】
【国外来华专利技术】2017.08.31 CN 20171077587671.一种制作三维存储器件的方法，包括：在基底上设置材料层；在该材料层的阵列形成区域中形成多个沟道形成孔以及邻近该多个沟道形成孔的多个牺牲孔；以及基于所述沟道形成孔而形成多个半导体沟道，以及基于所述牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中所述至少一个栅缝隙的位置与所述多个牺牲孔中的至少一个重叠。2.如权利要求1所述的方法，其中形成所述多个沟道形成孔与所述多个牺牲孔包括：在该材料层上形成第一图案化光阻层，其中该第一图案化光阻层包括多个沟道形成开口以及多个牺牲开口；以及形成穿透该材料层至暴露出该基底的所述多个沟道形成开口与所述多个牺牲开口。3.如权利要求1或2所述的方法，还包括将所述多个牺牲孔相邻该阵列形成区域的边界设置。4.如权利要求1至3中任一项所述的方法，还包括将所述多个沟道形成孔与所述多个牺牲孔形成为具有相同的截面尺寸。5.如权利要求1至4中任一项所述的方法，还包括：将所述多个沟道形成孔及所述多个牺牲孔排列成一阵列；以及将所述多个沟道形成孔相邻所述多个牺牲孔设置。6.如权利要求5所述的方法，还包括：在该阵列形成区域中形成所述多个沟道形成孔及所述多个牺牲孔；以及将所述多个牺牲孔设置为相邻该阵列形成区域的边界分布的至少一直行。7.如权利要求6所述的方法，还包括：将所述多个牺牲孔在该阵列的两侧分布为两直行；以及将所述多个牺牲孔的每一直行相邻该阵列的边界排列。8.如权利要求7所述的方法，还包括：在该阵列形成区域中形成两个相邻的顶部选择栅极(TSG)，其中所述顶部选择栅极被TSG氧化物填充所隔开；以及将该两直行的所述牺牲孔分别设置在该顶部选择栅极的不同侧。9.如权利要求1至8中任一项所述的方法，还包括形成和所述多个沟道形成孔具有相同尺寸的所述多个牺牲孔。10.如权利要求1至9中任一项所述的方法，其中基于所述沟道形成孔而形成所述多个半导体沟道以及基于所述...

【专利技术属性】
技术研发人员：肖莉红，陶谦，胡禺石，程晓恬，许健，杨号号，蒲月强，董金文，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42