提高三维存储器件之沟道孔均匀度的方法技术

本公开提供一种三维存储器件的结构和制作方法。在一实例中，一种制作三维存储器件的方法包括：在基底上设置材料层，在材料层之一阵列形成区域中形成多个沟道形成孔以及邻近多个沟道形成孔之多个牺牲孔，根据沟道形成孔而形成多个半导体沟道以及根据牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中栅缝隙中的至少一个的位置与多个牺牲孔中的至少一个重叠。

Method to Improve Channel Hole Uniformity of Three-dimensional Memory Devices

【技术实现步骤摘要】
【国外来华专利技术】提高三维存储器件之沟道孔均匀度的方法本申请案要求申请号为201710775876.7、申请日为2017年8月31日的中国专利申请的优先权，该专利申请案在此全文引用以作为参考。
本专利技术涉及一种存储器件的制作方法，尤指一种提高三维存储器件之沟道孔均匀度的方法。
技术介绍
闪存(Flashmemory)器件的发展非常迅速。闪存器件可在不加电的情况下能长期储存信息，且具有集成度高、访问速度快、易于抹除和重写等优点。基于集成度高的优点及储存的需求，为了进一步提高位密度(bitdensity)和减少位成本(bitcost)，三维NAND闪存器件得到了迅速的发展。三维存储器件可以大幅节省用于制作器件的晶圆数量。三维存储器件包括设置在基底上的多个字符线(或门极电极)的层叠，并具有穿过字符线至基底以及与字符线相交的多个半导体沟道。不同水平面/层叠代表距离基底表面的不同高度。半导体沟道排列成一阵列并穿过字符线。为了形成半导体沟道，沟道孔在被沟道形成材料(如电荷捕捉膜(chargetrappingfilm)、半导体沟道膜(semiconductorchannelfilm)及介电核心(dielectriccore))填充之前先形成。沟道孔可由图案化/蚀刻处理所形成。然而，沟道孔的形成容易受到沟道孔的排列影响，导致沟道孔尺寸产生不希望有的偏差，且装置的性能可能受到减损
技术实现思路
在此公开了三维存储器件的结构和制作方法的实施例。所公开的结构和方法提供了多种优点，包括但不限于简化制造程序、缩小三维存储器件的尺寸以及提高形成三维存储器件的芯片的空间利用率。在某些实施例中，一种制作三维存储器件的方法包括在基底上设置材料层。在材料层中形成多个沟道形成孔。在材料层之一阵列形成区域中形成邻近多个沟道形成孔之多个牺牲孔。基于沟道形成孔而形成多个半导体沟道。基于多个牺牲孔的至少一个而形成至少一个栅缝隙(gatelineslit，GLS)。GLS中的至少一个的位置可与多个牺牲孔中的至少一个重叠。在某些实施例中，形成多个沟道形成孔与多个牺牲孔包括在材料层上形成第一图案化光阻层。第一图案化光阻层包括多个沟道形成开口以及多个牺牲开口。在某些实施例中，形成多个沟道形成孔与多个牺牲孔亦包括形成穿透材料层至暴露出基底的多个沟道形成开口与多个牺牲开口。在某些实施例中，此方法还包括将多个牺牲孔相邻阵列形成区域的边界设置。在某些实施例中，此方法还包括将多个沟道形成孔与多个牺牲孔形成为具有相同的截面尺寸。在某些实施例中，此方法还包括将多个沟道形成孔及多个牺牲孔排列成一阵列，以及将多个沟道形成孔相邻多个牺牲孔设置。在某些实施例中，此方法还包括在阵列形成区域中形成多个沟道形成孔及多个牺牲孔。在某些实施例中，此方法还包括将多个牺牲孔设置为相邻阵列形成区域的边界分布的至少一直行。在某些实施例中，此方法还包括将多个牺牲孔在阵列的两侧分布为两直行，以及将多个牺牲孔之各直行相邻阵列的边界排列。在某些实施例中，此方法还包括在阵列形成区域中形成两相邻之顶部选择栅极(topselectgate，TSG)，其中顶部选择栅极被TSG氧化物填充所隔开，以及将两直行的多个牺牲孔分别设置在顶部选择栅极的不同侧。在某些实施例中，此方法还包括形成和多个沟道形成孔具有相同尺寸的多个牺牲孔。在某些实施例中，根据沟道形成孔而形成多个半导体沟道以及根据多个牺牲孔的至少一个而形成至少一个栅缝隙包括填充多个沟道形成孔及形成多个介电填充结构。多个沟道形成孔可由多个沟道形成层填充。多个沟道形成孔可基于多个牺牲孔而形成。在某些实施例中，此处理亦可包括形成至少一个GLS形成沟槽以移除多个介电填充结构。此处理亦可包括以导电材料填充至少一个GLS形成沟槽。在某些实施例中，形成多个介电填充结构(如根据多个牺牲孔)的处理包括以沟道形成层填充多个牺牲孔。此处理亦包括移除多个牺牲孔中之沟道形成层以形成多个介电填充孔。此处理另可包括在多个介电填充孔中形成一介电填充材料。在某些实施例中，形成牺牲介电材料包括进行低温旋涂介电质处理。在某些实施例中，此方法还包括形成至少一个GLS形成沟槽，使至少一个GLS形成沟槽之投影(在基底上)覆盖至少一个介电填充结构之投影(在基底上)。在某些实施例中，此方法还包括形成两个GLS形成沟槽。至少一个GLS形成沟槽可分别设置相邻于阵列形成区域之边界的不同侧。在某些实施例中，此方法还包括形成至少一个GLS形成沟槽，使至少一个GLS形成沟槽之投影(在基底上)大于多个介电填充结构之投影(在基底上)。在某些实施例中，此方法还包括使用用于形成材料层之至少一种材料以形成介电填充材料。在某些实施例中，形成介电填充材料包括形成氧化硅(siliconoxide)。在某些实施例中，此方法还包括形成和多个牺牲孔具有相同尺寸的多个介电填充孔。在某些实施例中，此方法还包括清洁多个沟道形成孔。可在以沟道形成层填充沟道形成孔之前，先清洁沟道形成孔。在某些实施例中，材料层包括阶梯结构和介电叠层中的至少一个。在某些实施例中，导电材料包括钨(tungsten)。在某些实施例中，此方法还包括在以导电材料填充至少一个GLS形成沟槽之后，对至少一个GLS形成沟槽进行平坦化。附图说明当结合附图阅读时，可以从以下详细描述中理解本公开的各个方面。应注意的是，根据本领域中的常见做法，各种特征没有按比例绘制。事实上，为了清楚说明和讨论，各种特征的尺寸可以任意增加或减小。图1为沟道孔之9孔阵列配置的示意图。图2为根据某些实施例之形成三维存储器件的处理范例。图3至图8、图10至图14、图16及图18为根据某些实施例中三维存储器件在制作过程中不同阶段的剖面示意图。图9为图8的上视图。图15为图14的上视图。图17为图16的上视图。图19为图18的上视图。具体实施方式尽管本文讨论了具体的结构及配置，但应该理解，这仅仅是为了说明及示例的目的而完成的。相关领域的技术人员应可理解，在不脱离本公开的精神及范围的情况下，可以使用其他结构及布置。对于相关领域的技术人员显而易见的是，本公开还可以用于各种其他应用中。值得注意的是，在说明书中对提及“一个实施例”、“一实施例”、“示范性实施例”、“一些实施例”等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但并非每个实施例都一定需要包括此特定的特征、结构或特性，而且这些用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确教示，结合其他实施例来实现这些特征、结构或特性皆属于相关领域的技术人员的知识范围所及。一般而言，术语可以至少部分地根据上、下文中的用法来理解。例如，如本文所使用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复阵列合，至少可部分取决于上、下文。类似地，术语诸如“一”、“一个”或“该”也可以被理解为表达单数用法或传达复数用法，至少可部分取决于上、下文。应该容易理解的是，本文中的“在...上面”、“在...之上”及“在...上方”的含义应该以最宽泛的方式来解释，使得“在...上面”不仅意味着“直接在某物上”，而且还包括在某物上且两者之间具有中间特征或中间层，并且“在...之上”或“在...上方”不仅意味着在某物之上或在本文档来自技高网...

【技术保护点】
1.一种制作三维存储器件的方法，包括：在基底上设置材料层；在该材料层的阵列形成区域中形成多个沟道形成孔以及邻近该多个沟道形成孔的多个牺牲孔；以及基于所述沟道形成孔而形成多个半导体沟道，以及基于所述牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中所述至少一个栅缝隙的位置与所述多个牺牲孔中的至少一个重叠。

【技术特征摘要】
【国外来华专利技术】2017.08.31 CN 20171077587671.一种制作三维存储器件的方法，包括：在基底上设置材料层；在该材料层的阵列形成区域中形成多个沟道形成孔以及邻近该多个沟道形成孔的多个牺牲孔；以及基于所述沟道形成孔而形成多个半导体沟道，以及基于所述牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中所述至少一个栅缝隙的位置与所述多个牺牲孔中的至少一个重叠。2.如权利要求1所述的方法，其中形成所述多个沟道形成孔与所述多个牺牲孔包括：在该材料层上形成第一图案化光阻层，其中该第一图案化光阻层包括多个沟道形成开口以及多个牺牲开口；以及形成穿透该材料层至暴露出该基底的所述多个沟道形成开口与所述多个牺牲开口。3.如权利要求1或2所述的方法，还包括将所述多个牺牲孔相邻该阵列形成区域的边界设置。4.如权利要求1至3中任一项所述的方法，还包括将所述多个沟道形成孔与所述多个牺牲孔形成为具有相同的截面尺寸。5.如权利要求1至4中任一项所述的方法，还包括：将所述多个沟道形成孔及所述多个牺牲孔排列成一阵列；以及将所述多个沟道形成孔相邻所述多个牺牲孔设置。6.如权利要求5所述的方法，还包括：在该阵列形成区域中形成所述多个沟道形成孔及所述多个牺牲孔；以及将所述多个牺牲孔设置为相邻该阵列形成区域的边界分布的至少一直行。7.如权利要求6所述的方法，还包括：将所述多个牺牲孔在该阵列的两侧分布为两直行；以及将所述多个牺牲孔的每一直行相邻该阵列的边界排列。8.如权利要求7所述的方法，还包括：在该阵列形成区域中形成两个相邻的顶部选择栅极(TSG)，其中所述顶部选择栅极被TSG氧化物填充所隔开；以及将该两直行的所述牺牲孔分别设置在该顶部选择栅极的不同侧。9.如权利要求1至8中任一项所述的方法，还包括形成和所述多个沟道形成孔具有相同尺寸的所述多个牺牲孔。10.如权利要求1至9中任一项所述的方法，其中基于所述沟道形成孔而形成所述多个半导体沟道以及基于所述...

【专利技术属性】
技术研发人员：肖莉红，陶谦，胡禺石，程晓恬，许健，杨号号，蒲月强，董金文，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42