半导体装置制造方法及图纸

本发明专利技术提供一种在高频功率放大中能够进行更高效动作的半导体装置。在基板上形成有相互并联连接的多个单位晶体管。进而，在基板上设置有接地用凸起。按多个单位晶体管的每一个配置的第一电容元件连接单位晶体管的输出电极和接地用凸起。

Semiconductor Device

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
作为搭载于便携终端的主要部件之一，有高频功率放大器。为了便携终端的传送容量的大容量化，对多个频带进行处理的技术，例如载波聚合等技术受到关注。随着处理的频带的增大，便携终端的包括无线频率用的功率放大器、滤波器、开关等在内的前端的电路结构变得复杂。进而，在第五代移动通信系统中，为了利用sub-6GHz的频带和10GHz以上的频带，前端的电路结构变得更复杂。若前端的电路结构复杂化则功率放大器的负载损耗增大，因此，功率放大器除了被要求应对多个频带外，还被要求高输出化。在下述的非专利文献1中公开了进行高效率的F类放大动作的功率放大器。在F类放大动作中，调整匹配电路，使得负载阻抗在偶次谐波(even-orderharmonic)下为0(短路)，在奇次谐波(odd-orderharmonic)下无限大(开路)。在非专利文献1中，公开了使二次谐波的负载阻抗为短路，并使三次谐波的负载阻抗为开路的串联谐振电路。此外，也能够使二次谐波的负载阻抗为开路且使三次谐波的负载阻抗为短路而实现高效率，这样的放大动作被称为逆F类放大动作。在先技术文献非专利文献非专利文献1：IEEETrans.onMicrowaveTheoryandTechniques，Vol.56，No.1，January2008
技术实现思路
专利技术要解决的课题为了得到高输出，有时将多个单位晶体管并联连接而构成输出级的晶体管。例如，多个单位晶体管形成于基板，各单位晶体管的集电极与共用的输出布线连接。用于F类放大动作或者逆F类放大动作的串联谐振电路与该输出布线连接。根据本申请专利技术者们对具有多个单位晶体管的高频放大电路进行的模拟可知，输出布线所具有的电感分量成为高效率动作的障碍。本专利技术的目的在于提供一种在高频功率放大中能够进行更高效动作的半导体装置。用于解决课题的手段本专利技术的一个方面的半导体装置具有：相互并联连接的多个单位晶体管，形成于基板上，各单位晶体管包括取出输出信号的输出电极、被提供输入信号的输入电极以及共用电极；接地用凸起，设置于所述基板上；和第一电容元件，按多个所述单位晶体管的每一个配置，连接所述单位晶体管的所述输出电极与所述接地用凸起。专利技术效果第一电容元件的电容和从单位晶体管至接地用凸起的电流路以及接地用凸起的电感分量作为谐波终止用的串联谐振电路发挥功能。按每个单位晶体管设置第一电容元件，因此，能够使从多个单位晶体管分别观察串联谐振电路时的谐振频率均匀。例如，通过使谐波终止用的串联谐振电路的谐振频率均匀，从而能够使功率放大电路高效率地动作。附图说明图1是第一实施例的半导体装置的等效电路图。图2是第一实施例的半导体装置的俯视图。图3是放大了第一实施例的半导体装置的一个单位晶体管以及其附近的俯视图。图4是图3的单点划线4-4处的剖视图。图5是图3的单点划线5-5处的剖视图。图6A是表示从第一实施例的半导体装置的单位晶体管观察负载侧时的通过特性|S(2，1)|的模拟结果的曲线图，图6B是将负载阻抗的模拟结果表示在史密斯圆图(Smithchart)上的图。图7A是表示第一实施例的半导体装置的输出功率与增益的关系的模拟结果的曲线图，图7B是将图7A的一部分放大后的曲线图。图8是第二实施例的半导体装置的一个单位晶体管以及其周边部分的俯视图。图9是第三实施例的半导体装置的等效电路图。图10是第三实施例的半导体装置的俯视图。图11是第四实施例的半导体装置的俯视图。图12是第四实施例的半导体装置的剖视图。图13是第五实施例的半导体装置的俯视图。图14A是第五实施例的半导体装置的等效电路图，图14B是表示属于第一组的串联谐振电路以及属于第二组的串联谐振电路的衰减量的频率依赖性的一个例子的曲线图。图15是第五实施例的变形例的半导体装置的俯视图。图16是第六实施例的半导体装置的俯视图。图17是第六实施例的变形例的半导体装置的俯视图。图18是第六实施例的其他变形例的半导体装置的俯视图。图19是第六实施例的又一变形例的半导体装置的俯视图。图20A是第七实施例的半导体装置的俯视图，图20B是表示属于第一组的串联谐振电路、属于第二组的串联谐振电路以及属于第三组的串联谐振电路的衰减量的频率依赖性的一个例子的曲线图。图21是第七实施例的变形例的半导体装置的俯视图。图22是第七实施例的其他变形例的半导体装置的俯视图。图23是参考例的半导体装置的等效电路图。图24A以及图24B分别是表示从参考例的半导体装置的单位晶体管通过输出布线观察串联谐振电路时的通过特性|S(2，1)|的模拟结果的曲线图，以及将负载阻抗的模拟结果表示在史密斯圆图上的图。附图标记说明20：单位晶体管；21：第一电容元件；21D：第一电容元件的电介质膜；21L：第一电容元件的下部电极；22：输入电容元件；22L：输入电容元件的下部电极；23：镇流电阻元件；24：第二电容元件；24D：第二电容元件的电介质膜；24L：第二电容元件的下部电极；25：串联谐振电路；26：元件；27：单元；30B：基极电极(输入电极)；30C：集电极电极(输出电极)；30E：发射极电极(共用电极)；31B：第一层的基极布线；31C：第一层的集电极布线；31E：第一层的发射极布线；32E：第二层的发射极布线(接地布线)；33：接地用凸起；35：保护膜；36：开口；40：输入布线；45：基极偏压布线；50：输出布线；55：输出端子；56：谐波终止用的串联谐振电路；60：基板；61：子集电极层；62B：基极层；62C：集电极层；62E：发射极层；65：层间绝缘膜；66：开口；L2：输出布线的电感分量。具体实施方式在对本申请专利技术的实施例进行说明之前，参照图23、图24A以及图24B，对参考例的半导体装置进行说明。图23是参考例的半导体装置的等效电路图。参考例的半导体装置包括多个单位晶体管20。在此，将具有构成晶体管的必要最小限的结构的要素称为“单位晶体管”。多个单位晶体管20各自的发射极经由具有电感分量的发射极布线31E接地。单位晶体管20的基极分别经由输入电容元件22与共用的输入布线40连接。经由输入布线40向单位晶体管20供给高频输入信号RFin。进而，单位晶体管20的基极经由镇流电阻元件23与共用的基极偏压布线45连接。基极偏压Vbb经由基极偏压布线45以及镇流电阻元件23被供给至单位晶体管20的基极。单位晶体管20的集电极与共用的输出布线50连接。输出布线50的一端与输出端子55连接。放大的输出信号RFout从输出端子55输出。在输出布线50的输出端子55的附近(右端)连接有谐波终止用的串联谐振电路(harmonic-terminationseriesresonantcircuit)56。输出布线50具有电感分量L2。图23中的串联谐振电路56由电感和电容构成。另一方面，在5GHz以上的频率中，即使是在一端接地的分布常量线路上连接有电容的结构，也作为串联谐振电路起作用。从单位晶体管20到串联谐振电路56的输出布线50的长度按每个单位晶体管20而不同。因此，从单位晶体管20到串联谐振电路56的输出布线50所具有的电感分量L2也按每个单位晶体管20而不同。为了使包括多个单位晶体管20的功率放大电路进行逆F本文档来自技高网...

【技术保护点】
1.一种半导体装置，具有：相互并联连接的多个单位晶体管，形成于基板上，各单位晶体管包括取出输出信号的输出电极、被提供输入信号的输入电极以及共用电极；接地用凸起，设置于所述基板上；和第一电容元件，按多个所述单位晶体管的每一个配置，连接所述单位晶体管的所述输出电极与所述接地用凸起。

【技术特征摘要】
2017.12.22 JP 2017-245880;2018.04.12 JP 2018-076751.一种半导体装置，具有：相互并联连接的多个单位晶体管，形成于基板上，各单位晶体管包括取出输出信号的输出电极、被提供输入信号的输入电极以及共用电极；接地用凸起，设置于所述基板上；和第一电容元件，按多个所述单位晶体管的每一个配置，连接所述单位晶体管的所述输出电极与所述接地用凸起。2.根据权利要求1所述的半导体装置，其中，在俯视时，多个所述第一电容元件配置在所述接地用凸起的内侧。3.根据权利要求1或2所述的半导体装置，其中，并联连接多个所述第一电容元件而得到的合成电容为5pF以下。4.根据权利要求1～3中的任一项所述的半导体装置，其中，所述半导体装置还具有第二电容元件，该第二电容元件按多个所述单位晶体管的每一个配置，并连接所述单位晶体管的所述输入电极与所述接地用凸起。5.根据权利要求1～4中的任一项所述的半导体装置，其中，从所述单位晶体管的所述输出电极经由所述第一电容元件到所述接地用凸起的电流路及所述接地用凸起所具有的电感分量、和所述第一电容元件的电容构成谐波终止用的串联谐振电路。6.根据权利要求1～5中的任一项所述的半导体装置，其中，所述半导体装置还具有：绝缘膜，形成于所述基板上，并覆盖多个所述单位晶体管；接地布线，形成于所述绝缘膜上，通过设置于所述绝缘膜的多个第一开口与多个所述单位晶体...

【专利技术属性】
技术研发人员：筒井孝幸，大部功，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本,JP