带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底制造技术

总体上给出了具有用于缩放高密度布线的高密度互连架构的集成电路封装衬底、以及相关结构、器件和方法。更具体而言，给出了具有基于可以包括柱和过孔的高密度互连层、以及用于管芯附接的集成腔的扇出布线的集成电路封装衬底。此外，给出了具有形成于高密度互连层上的自对准柱和过孔的集成电路封装衬底以及相关方法。

Packaging Substrate with High Density Interconnection Layer with Pillar and Hole Connections for Fan-out Scaling

【技术实现步骤摘要】
【国外来华专利技术】带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
实施例涉及半导体器件的制造。更具体而言，实施例涉及具有高密度互连层的封装衬底，该互连层具有用于缩放互连的柱和过孔以及用于管芯附接的集成腔。
技术介绍
半导体管芯通常经由封装衬底而连接到较大的电路板，例如主板和其它类型的印刷电路板(PCB)。封装衬底典型地具有两组连接点，第一组用于连接到管芯或多个管芯，并且不太密集的第二组用于连接到PCB。封装衬底通常由多个有机绝缘或电介质层以及在绝缘层之间形成迹线的多个图案化导电层的交替序列构成。延伸通过绝缘层的导电过孔对导电层进行电互连。集成电路技术的持续发展已经导致需要具有较高布线密度的封装衬底。附图说明本文描述的实施例以举例的方式进行说明，并且不限于附图中的图片，在附图中类似的附图标记指示类似的特征。以下图片为例示性的，并且根据本文描述的主题，可以使用其它处理技术或阶段。此外，省略了一些常规细节，以免使本文描述的专利技术性概念难以理解。图1-图12是根据各种实施例的制造具有用于缩放互连的高密度互连层的封装衬底中的各个阶段的截面侧视图。图13A-图13B是根据各种实施例的制造包括用于缩放互连的高密度互连层的封装衬底的示例性方法的流程图。图14-图20是根据各种实施例的制造具有用于缩放互连的高密度互连层和集成腔的封装衬底中的各个阶段的截面侧视图。图21是根据各种实施例的制造包括用于缩放互连的高密度互连层和集成腔的封装衬底的示例性方法的流程图。图22A是根据各种实施例的在制造包括高密度互连层的封装衬底中的自对准过孔的示例性方法中的具有形成在表面之上的箔层的载体层的平面图。图22B-图22C是根据各种实施例的具有形成在表面之上的箔层的载体层的两个对应截面图。图23A是根据各种实施例的在已经在表面之上对第一光致抗蚀剂层进行图案化之后的载体层的平面图。图23B-图23C是根据各种实施例的在已经在表面之上对第一光致抗蚀剂层进行图案化之后的载体层的两个对应截面图。图24A是根据各种实施例的在已经在表面之上对第二光致抗蚀剂层进行图案化之后的载体层的平面图。图24B-图24C是根据各种实施例的在已经在表面之上对第二光致抗蚀剂层进行图案化之后的载体层的两个对应截面图。图25A是根据各种实施例的在已经蚀刻了暴露的金属部分之后的载体层的平面图。图25B-图25C是根据各种实施例的在已经蚀刻了暴露的金属部分之后的载体层的两个对应截面图。图26A是根据各种实施例的在已经镀敷金属以填充过孔之后的载体层的平面图。图26B-图26C是根据各种实施例的在已经镀敷金属以填充过孔之后的载体层的两个对应截面图。图27A是根据各种实施例的在已经去除第二光致抗蚀剂层之后的载体层的平面图。图27B-图27C是根据各种实施例的在已经去除第二光致抗蚀剂层之后的载体层的两个对应截面图。图28是根据各种实施例的形成包括如图22-28所示的高密度互连层的封装衬底中的自对准过孔的示例性方法的流程图。图29A和图29B是可以用于本文公开的IC结构的任何实施例的晶片和管芯的顶视图。图30是可以用于本文公开的IC结构的任何实施例的IC器件的截面侧视图。图31是可以包括本文公开的IC结构的任何实施例的IC器件组件的截面侧视图。图32是可以包括本文公开的IC结构的任何实施例的示例性计算装置的框图。具体实施方式总体上呈现了具有用于缩放布线的高密度互连架构的集成电路封装衬底、以及相关结构、器件和方法。更具体而言，呈现了具有基于包括柱和过孔的高密度互连层以及用于管芯附接的集成腔的扇出布线的集成电路封装衬底。此外，呈现了具有自对准柱和过孔以及相关方法的集成电路封装衬底。在以下描述中，论述了许多细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域的技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其它实例中，公知的结构和装置以框图形式示出而非详细示出，以避免使本公开的实施例难以理解。在整个本说明书中以及在权利要求中，术语“连接”表示直接连接，例如被连接物体之间的电、机械或磁性连接，没有任何居间器件。术语“耦合”表示直接或间接连接，例如被连接的物体之间的直接电、机械或磁性连接，或通过一个或多个无源或有源居间器件的间接连接。术语“电路”或“模块”可以指代被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指代至少一个电流信号、电压信号、磁性信号或数据/时钟信号。“一”和“所述”的含义包括复数个引用。“在……中”的含义包括“在……中”和“在……上”。除非另行指定，否则使用序数形容词“第一”、“第二”、“第三”等描述常见对象，仅指示正在提及的相似对象的不同实例，而并非旨在暗示这样描述的对象必须要在时间、空间上采用给定顺序、采用排序或采用任何其它方式。出于本公开的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“下方”、“上”等(如果有的话)用于描述性目的，且未必用于描述永久相对位置。用于多芯片封装(MCP)的封装衬底需要明显高密度的输入/输出(IO)布线以及用于管芯附接的变化的IO密度。衬底的IO密度可能在物理上受到衬底内的其它元件的约束，包括过孔尺寸、线/空间间距(L/S)、凸块间距、过孔到焊盘对准、焊盘到过孔对准和材料(例如，抗蚀剂和薄电介质材料)性质。例如，使用已知工艺实现110微米(μm)凸块间距获得的密度小于20I/O/mm/层，其中过孔具有50μm的直径、10/10μm的L/S和15μm的对准。如本文所用，凸块间距是指凸块之间的距离(即，中心点到中心点)。如本文所使用的，“线空间”和“L/S”被互换使用，并且是指导电迹线的宽度和后面的从一条导电迹线的边缘到下一导电迹线的边缘的空间。如本文所使用的，“线空间间距”是指线和空间值的总和。如本文所述，非常高密度的互连或布线可以是单层或多层，其中多个层中的导电迹线通过过孔连接，并且是指与衬底层相关联的输入和输出(IO)密度，其中IO密度大于100IO密度(即，100I/O/mm/层)。如本文所使用的，“高密度层”、“高密度互连”和“高密度互连层”可以互换使用。高密度互连层可以通过导电连接或耦合管芯而实现在同一集成电路封装上的管芯之间的通信。如本领域中所公知的，使用术语“互连”(有时称为沟槽、线或迹线)描述由提供于IC芯片的平面内的典型包括层间电介质材料的层所隔离的导电线。这样的互连典型地被堆叠到在金属层之间具有电介质层的几个层级中，以形成封装衬底、内插器或其它集成电路互连结构。在本文中可以将电介质和导电层的这种堆叠体称为“封装衬底”、“构建层”或“封装衬底构建层”，并可以使用本领域已知的构建工艺来形成。还如本领域公知的，使用术语“过孔”描述电互连不同层级的两个或更多金属沟槽的导电元件。基本垂直于IC芯片的平面提供过孔。过孔可以互连相邻层级中的两个金属沟槽或彼此不相邻的层级中的两个金属沟槽。如本领域中所公知的，术语线、沟槽和过孔通常与用于形成金属互连本文档来自技高网...

【技术保护点】
1.一种集成电路封装，包括：具有第一侧和第二侧的高密度互连层；形成于所述高密度互连层的所述第一侧上的柱；形成于所述高密度互连层的所述第二侧上的过孔；第一管芯；以及封装衬底。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路封装，包括：具有第一侧和第二侧的高密度互连层；形成于所述高密度互连层的所述第一侧上的柱；形成于所述高密度互连层的所述第二侧上的过孔；第一管芯；以及封装衬底。2.根据权利要求1所述的集成电路封装，其中，所述第一管芯电耦合到所述柱。3.根据权利要求1所述的集成电路封装，其中，所述封装衬底电耦合到所述过孔。4.根据权利要求1-3中任一项所述的集成电路封装，还包括：在形成于所述封装衬底上的腔。5.根据权利要求4所述的集成电路封装，还包括：在形成于所述封装衬底上的所述腔中的第二管芯，其中，所述第二管芯导电连接到所述封装衬底。6.根据权利要求5所述的集成电路封装，还包括：形成于所述封装衬底上的所述腔中的第三管芯，其中，所述第三管芯导电连接到所述第二管芯。7.根据权利要求1所述的集成电路封装，其中，所述高密度互连层的I/O在100-1000I/O/mm/层之间。8.根据权利要求1所述的集成电路封装，其中，所述封装衬底的I/O在15-60I/O/mm/层之间。9.根据权利要求1所述的集成电路封装，其中，多个柱形成在所述高密度互连层的所述第一侧上，并且其中，所述柱的凸块间距在10μm-80μm之间。10.根据权利要求1所述的集成电路封装，其中，所述封装衬底的背侧上的凸块间距在200μm-1000μm之间。11.根据权利要求1所述的集成电路封装，其中，所述高密度互连层上的焊盘尺寸在1μm-24μm之间。12.一种形成集成电路封装的方法，所述方法包括：在载体上沉积第一金属层；在所述第一金属层之上沉积第二金属层；在所述第二金属层之上形成高密度互连层；在所述高密度互连层上形成柱；在所述高密度互连层上形成过孔；形成封装衬底；从所述载体去除所述衬底；蚀刻所述第一金属层和所述第二金属层以暴露所述柱；以及对所述封装衬底的顶表面和底表面进行修整。13.根据权利要求12所述的方法，还包括：将管芯附接到所述有源侧，其中，所述管芯被电耦合到所述高密度互连层上的所述柱。14.根据权利要求12-13中任一项所述的方法，其中，形成所述封装衬底还包括：在所述封装衬底中形成过孔...

【专利技术属性】
技术研发人员：R·A·迈，S·R·S·博雅帕提，K·K·达尔马韦卡尔塔，S·V·皮耶塔姆巴拉姆，J·索托冈萨雷斯，K·C·利姆，A·阿列克索夫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US