读取余量控制电路、包括其的存储器控制器和电子设备制造技术

提供读取余量控制电路。读取余量控制电路包括：延迟电路，延迟数据输入/输出信号并生成具有彼此不同相位的延迟信号；采样器，基于数据选通信号对延迟信号进行采样以生成采样值；以及确定器，被配置为基于采样值确定数据输入/输出信号的数据有效窗口。

Read margin control circuit, including its memory controller and electronic equipment

【技术实现步骤摘要】
读取余量控制电路、包括其的存储器控制器和电子设备对相关申请的交叉引用本申请要求于2018年1月10日向韩国专利局提交的第10-2018-0003172号韩国专利申请的优先权，其全部内容通过引用结合于此。
与本公开一致的装置、设备和制品涉及读取余量控制电路、包括该读取余量控制电路的存储器控制器以及电子设备，并且更具体地，涉及确定数据有效窗口的读取余量控制电路、包括该读取余量控制电路的存储器控制器和电子设备。
技术介绍
存储设备可以基于时钟处理从存储器控制器发送的命令。存储设备可以响应于存储器控制器的读取命令输出数据输入/输出信号和数据选通信号。在发出读取命令之后，存储器控制器可以基于数据选通信号对数据输入/输出信号进行采样。采样点可以通过存储器控制器和存储设备之间的训练被放置在数据输入/输出信号的数据有效窗口的中心。然而，如果诸如电压和温度的操作条件改变，则从存储设备输出的数据输入/输出信号或数据选通信号可能被移位，因此，采样点可能没有被放置在数据有效窗口的中心。在调整采样点时，存储器控制器无法访问存储设备。因此，需要缩短调整采样点所花费的时间。
技术实现思路
一个方面是提供用于确定数据有效窗口的读取余量控制电路、包括该读取余量控制电路的存储器控制器以及电子设备。根据示例性实施例的一方面，一种读取余量控制电路可以包括：延迟电路，被配置为延迟数据输入/输出信号并生成彼此具有不同相位的多个延迟信号；采样器，被配置为基于数据选通信号对多个延迟信号进行采样，以生成多个采样值；以及确定器，被配置为基于多个采样值来确定数据输入/输出信号的数据有效窗口。根据示例性实施例的另一方面，一种存储器控制器可以包括：延迟电路，被配置为延迟从存储设备发送的数据输入/输出信号，以生成第一延迟信号、延迟少于第一延迟信号的多个第二延迟信号以及延迟多于第一延迟信号的多个第三延迟信号；采样器，被配置为在从存储设备发送的数据选通信号的上升沿处对第一延迟信号、多个第二延迟信号和多个第三延迟信号进行采样，并且在数据选通信号的下降沿处对第一延迟信号、多个第二延迟信号和多个第三延迟信号进行采样；以及确定器，被配置为基于在上升沿和下降沿分别被采样的第一延迟信号的第一上升采样值和第一下降采样值确定数据输入/输出信号的数据有效窗口。根据示例性实施例的另一方面，一种电子设备可以包括：存储设备，被配置为生成数据输入/输出信号和与数据输入/输出信号同步的数据选通信号；以及存储器控制器，被配置为通过延迟数据输入/输出信号来生成具有不同相位的多个延迟信号，通过基于数据选通信号对多个延迟信号进行采样来生成多个采样值，并基于多个采样值来确定数据输入/输出信号的数据有效窗口。附图说明通过参照附图详细描述本专利技术的示例性实施例，上述和其他方面将变得显而易见，在附图中：图1是示出根据示例性实施例的读取余量控制电路的框图；图2是示出图1的读取余量控制电路的延迟电路的方框图；图3是示出根据示例性实施例的图2的延迟电路的延迟级的框图；图4是示出根据另一示例性实施例的图2的延迟电路的延迟级的框图；图5是示出根据示例性实施例的图1的读取余量控制电路的采样器的框图；图6是示出根据示例性实施例的图1的读取余量控制电路的确定器的框图；图7至图9是示出图2的延迟电路的延迟信号和图6的确定器的左奇偶校验信号和右奇偶校验信号的视图；图10至图11是示出图2的延迟电路的延迟信号和图6的确定器的左奇偶校验信号和右奇偶校验信号的视图；图12是示出根据另一示例性实施例的读取余量控制电路的框图；图13和图14是示出根据示例性实施例的通过图12的读取余量控制电路滑动数据输入/输出信号的数据有效窗口的示例的视图；图15是示出根据示例性实施例的用于控制数据输入/输出信号的读取余量的操作的流程图；图16是示出根据另一示例性实施例的读取余量控制电路的框图；图17是示出图16的读取余量控制电路的采样器的框图；图18是示出图16的读取余量控制电路的第一比较器和第二比较器的框图；图19是示出根据示例性实施例的存储系统的框图；图20是示出根据示例性实施例的计算设备的框图；以及图21是示出根据示例性实施例的电子设备的框图。具体实施方式下面，可以详细地并且清楚地描述示例性实施例，使得本领域普通技术人员可以容易地实现本专利技术构思。图1是示出根据示例性实施例的读取余量控制电路的框图。读取余量控制电路100可以包括延迟电路110、采样器120和确定器130。读取余量控制电路100可以接收数据输入/输出信号DQ和数据选通信号DQS并且可以确定数据有效窗口。可以通过接收读取命令的存储设备响应于读取命令生成数据输入/输出信号DQ。读数据可以被包括在数据输入/输出信号DQ中。数据选通信号DQS可以由存储设备生成，并且可以用于对数据输入/输出信号DQ进行采样。由于读取余量控制电路100接收从存储设备输出的数据输入/输出信号DQ和数据选通信号DQS并确定数据有效窗口，因此读取余量控制电路100可以被称为“存储器控制器”。数据输入/输出信号DQ可以与数据选通信号DQS同步。数据有效窗口可以指示基于数据选通信号DQS有效地采样数据输入/输出信号DQ的时段。例如，数据有效窗口可以指示读取余量是否足够。延迟电路110可以接收数据输入/输出信号DQ。延迟电路110可以延迟数据输入/输出信号DQ并且可以生成延迟信号。例如，由延迟电路110延迟的延迟信号的相位可以彼此不同。延迟电路110可以称为“延迟线”。采样器120可以基于数据选通信号DQS对从延迟电路110输出的延迟信号分别进行采样。采样器120可以通过采样生成延迟信号的采样值。在此，采样值可以包括在数据选通信号DQS的上升沿或下降沿捕获的延迟信号的逻辑值。例如，延迟信号的逻辑值可以基于存储在存储设备中的数据。在一些示例性实施例中，数据选通信号DQS被示为以单端方式发送，但是数据选通信号DQS可以以差分方式发送。也就是说，采样器120可以基于正数据选通信号PDQS(未示出)和负数据选通信号NDQS(未示出)分别采样延迟信号。此外，存储设备可以以双倍数据速率发送数据输入/输出信号DQ，并且数据输入/输出信号DQ可以在数据选通信号DQS的上升沿和下降沿两者被采样。确定器130可以基于由采样器120采样的采样值来确定数据有效窗口。确定器130可以确定采样点被放置在数据有效窗口中的何处。确定器130的确定结果可以用于调整数据输入/输出信号DQ或数据选通信号DQS，使得采样点位于数据有效窗口的中心。在此，采样点可以指示用于对数据输入/输出信号DQ进行采样的数据选通信号DQS的边缘被放置的点。在一些示例性实施例中，确定器130可以基于由采样器120采样的、延迟电路110的延迟信号中的中心延迟信号的采样值来确定数据有效窗口。在此，中心延迟信号表示当延迟信号按延迟量的顺序排列时放置在中心的信号。通常，在接收响应于读取命令从存储设备输出的读取数据之前，可以对从存储设备输出的数据输入/输出信号DQ和数据选通信号DQS执行训练。采样点可以通过训练被放置在数据有效窗口的中心。然而，由于电压或温度变化，数据输入/输出信号DQ或数据选通信号DQS可能在访问存储设备时被移位，因此，读取余量或数据有效窗口可能减小。因此，即使在训本文档来自技高网...

【技术保护点】
1.一种读取余量控制电路，包括：延迟电路，被配置为延迟数据输入/输出信号并生成具有彼此不同相位的多个延迟信号；采样器，被配置为基于数据选通信号对多个延迟信号进行采样，以生成多个采样值；以及确定器，被配置为基于多个采样值来确定数据输入/输出信号的数据有效窗口。

【技术特征摘要】
2018.01.10 KR 10-2018-00031721.一种读取余量控制电路，包括：延迟电路，被配置为延迟数据输入/输出信号并生成具有彼此不同相位的多个延迟信号；采样器，被配置为基于数据选通信号对多个延迟信号进行采样，以生成多个采样值；以及确定器，被配置为基于多个采样值来确定数据输入/输出信号的数据有效窗口。2.根据权利要求1所述的读取余量控制电路，其中，延迟电路包括串联连接的多个延迟级，其中，多个延迟信号分别从多个延迟级输出，以及其中，基于多个延迟级的每一个的传播延迟来确定多个延迟信号之间的相位差。3.根据权利要求1所述的读取余量控制电路，其中，多个延迟信号包括第一延迟信号、延迟少于第一延迟信号的多个第二延迟信号以及延迟多于第一延迟信号的多个第三延迟信号，以及其中，多个采样值包括通过对第一延迟信号进行采样而生成的第一采样值、通过分别对多个第二延迟信号进行采样而生成的多个第二采样值以及通过分别对多个第三延迟信号进行采样而生成的多个第三采样值。4.根据权利要求3所述的读取余量控制电路，其中，确定器还被配置为将第一采样值与多个第二采样值中的每一个进行比较，并且将第一采样值与多个第三采样值中的每一个进行比较。5.根据权利要求4所述的读取余量控制电路，其中，确定器包括多个逻辑门，每个逻辑门对第一采样值和多个第二采样值中的一个或多个第三采样值中的一个执行异或运算，或者对第一采样值和多个第二采样值中的一个或多个第三采样值中的一个执行异或非运算。6.根据权利要求4所述的读取余量控制电路，其中，确定器还被配置为基于多个第二采样值和多个第三采样值中与第一采样值匹配的至少一个采样值来确定数据有效窗口的大小。7.根据权利要求4所述的读取余量控制电路，还包括：第一延迟单元，被配置为延迟数据输入/输出信号；以及第二延迟单元，被配置为延迟数据选通信号，其中，延迟电路还被配置为接收第一延迟单元的第一输出，以及其中，采样器还被配置为接收第二延迟单元的第二输出。8.根据权利要求7所述的读取余量控制电路，还包括：代码生成器，被配置为基于由确定器确定的数据有效窗口生成用于调整第一延迟单元的第一延迟量或第二延迟单元的第二延迟量的代码。9.根据权利要求8所述的读取余量控制电路，其中，代码生成器还被配置为基于多个第二采样值中与第一采样值不匹配的至少一个采样值来生成代码，使得数据输入/输出信号相对于数据选通信号被更多延迟。10.根据权利要求8所述的读取余量控制电路，其中，代码生成器还被配置为基于多个第三采样值中与第一采样值不匹配的至少一个采样值来生成代码，使得数据选通信号相对于数据输入/输出信号被更多延迟。11.一种存储器控制器，包括：延迟电路，被配置为延迟从存储设备发送的数据输入/输出信号，以生成第一延迟信号、延迟少于第一延迟信号的多个第二延迟信号以及延迟多于第一延迟信号的多个第三延迟信号；采样器，被配置为在从存储设备发送的数据选通...

【专利技术属性】
技术研发人员：蔡官烨，朴相勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR