半导体装置制造方法及图纸

本发明专利技术的一些实施例提供一种半导体装置，包括：一基板结构；一栅极结构；一漂移区；一漏极区，位于基板结构中；两隔离结构，分别位于漂移区的两侧，其中漂移区具有第一宽度，第一隔离结构具有第二宽度，第一宽度对第二宽度的比值为1至4；以及一超接面掺杂结构，位于漂移区内，且包括彼此交错设置的多个第一导电型掺杂次区及多个第二导电型掺杂次区，其中上述多个第一导电型掺杂次区的宽度自栅极结构至漏极区递减，其中上述多个第二导电型掺杂次区的宽度自栅极结构至漏极区递减。

Semiconductor Device

【技术实现步骤摘要】
半导体装置
本专利技术的一些实施例是有关于半导体装置，且特别是有关于一种具有超接面掺杂结构的半导体装置。
技术介绍
功率管理集成电路(PMIC)因具有符合成本效益且易相容于其它工艺等优点，因而已广泛应用于发光二极管(LED)、显示器驱动集成电路元件、电源供应器、电力管理、通讯、车用电子的电源控制系统中。然而，已知的功率管理集成电路会因为闭锁效应(latchup)、低击穿电压、低元件切换速度及较大的元件面积等问题而无法进一步的改善。因此，在此
中，有需要一种高压半导体装置，以改善高压半导体装置，例如降低高压半导体装置的导通电阻。
技术实现思路
本专利技术的一些实施例提供一种半导体装置，包括：一基板结构；一栅极结构，位于基板结构上，且具有互为相反侧的一第一侧与一第二侧；一漂移区，位于第一侧的基板结构中，且具有互为相反侧的一第三侧与一第四侧；一源极区，位于第二侧的基板结构中；一漏极区，位于第一侧的基板结构中，其中栅极结构与漏极区的连线方向为第一方向，漂移区的第三侧与第四侧的连线方向为第二方向，其中第一方向垂直于第二方向；两隔离结构，分别位于漂移区的第三侧与第四侧，其中漂移区于第二方向具有一第一宽度，其中第一隔离结构于第二方向具有一第二宽度，其中第一宽度对第二宽度的比值为1至4；以及一超接面掺杂结构，位于漂移区内，且位于栅极结构与漏极区之间，且包括：多个第一导电型掺杂次区，沿一第三方向延伸，且沿第一方向设置，且具有一第一导电型；及多个第二导电型掺杂次区，沿第三方向延伸，且沿第一方向设置，且具有一第二导电型，其中第一导电型与第二导电型不同，其中上述多个第一导电型掺杂次区与上述多个第二导电型掺杂次区彼此交错设置，其中上述多个第一导电型掺杂次区沿第一方向的宽度自栅极结构至漏极区递减，其中上述多个第二导电型掺杂次区沿第一方向的宽度自栅极结构至漏极区递减。本专利技术的一些实施例更提供一种半导体装置，包括：一基板结构；一栅极结构，位于基板结构上，且具有互为相反侧的一第一侧与一第二侧；一漂移区，位于第一侧的基板结构中，且具有互为相反侧的一第三侧与一第四侧；一源极区，位于第二侧的基板结构中；一漏极区，位于第一侧的基板结构中，其中栅极结构与漏极区的连线方向为第一方向，漂移区的第三侧与第四侧的连线方向为第二方向，其中第一方向垂直于第二方向；两隔离结构，分别位于漂移区的第三侧与第四侧，其中漂移区于第二方向具有一第一宽度，其中第一隔离结构于第二方向具有一第二宽度，其中第一宽度对第二宽度的比值为1至4；以及一超接面掺杂结构阵列，位于漂移区内，且位于栅极结构与漏极区之间，且包括：相邻的一第一超接面掺杂结构列及一第二超接面掺杂结构列，其中第一超接面掺杂结构列及第二超接面掺杂结构列各自独立地包括：多个第一导电型掺杂次区，沿一第三方向延伸，且沿第一方向设置，且具有一第一导电型；及多个第二导电型掺杂次区，沿第三方向延伸，且沿第一方向设置，且具有一第二导电型，其中第一导电型与第二导电型不同，其中上述多个第一导电型掺杂次区与上述多个第二导电型掺杂次区彼此交错设置，其中第一超接面掺杂结构列的第一导电型掺杂次区接触第二超接面掺杂结构列的第二导电型掺杂次区，其中第一超接面掺杂结构列的第二导电型掺杂次区接触第二超接面掺杂结构列的第一导电型掺杂次区。为让本专利技术的一些实施例的特征和优点能更明显易懂，本专利技术特举出一些实施例，并配合附图，作详细说明如下。附图说明图1A是根据本专利技术一些实施例的半导体装置的俯视图；图1B是沿着图1A的线段1B-1B所绘制的剖面图。；图2A-图2B是本专利技术一些实施例的半导体装置在其制造方法中各阶段的剖面图；图3A是根据本专利技术一些实施例的半导体装置的俯视图；图3B是沿着图3A的线段3B-3B所绘制的剖面图；图4A是根据本专利技术一些实施例的半导体装置的俯视图；图4B是沿着图4A的线段4B-4B所绘制的剖面图；图5A是根据本专利技术一些实施例的半导体装置的俯视图；图5B是沿着图5A的线段5B-5B所绘制的剖面图；附图符号：100半导体装置；102半导体基板；104外延层；104A顶面；106基板结构；108主体区；110隔离结构；112超接面掺杂结构；114A第一导电型掺杂次区；114B第一导电型掺杂次区；114C第一导电型掺杂次区；114D第一导电型掺杂次区；116A第二导电型掺杂次区；116B第二导电型掺杂次区；116C第二导电型掺杂次区；116D第二导电型掺杂次区；118栅极结构；120栅极介电层；122栅极电极；124侧壁间隔物；126源极区；126A第二导电型源极区；126B第一导电型源极区；128漏极区；130漂移区；200遮罩图案；202A开口；202B开口；202C开口；202D开口；204遮罩图案；206A开口；206B开口；206C开口；206D开口；300半导体装置；312超接面掺杂结构；314A第一导电型掺杂次区；314B第一导电型掺杂次区；314C第一导电型掺杂次区；314D第一导电型掺杂次区；316A第二导电型掺杂次区；316B第二导电型掺杂次区；316C第二导电型掺杂次区；316D第二导电型掺杂次区；400半导体装置；412超接面掺杂结构阵列；412A第一超接面掺杂结构列；412B第二超接面掺杂结构列；414第一导电型掺杂次区；416第二导电型掺杂次区；500半导体装置；512超接面掺杂结构；512A第一超接面掺杂结构列；512B第二超接面掺杂结构列；514A第一导电型掺杂次区；514B第一导电型掺杂次区；514C第一导电型掺杂次区；514D第一导电型掺杂次区；516A第二导电型掺杂次区；516B第二导电型掺杂次区；516C第二导电型掺杂次区；516D第二导电型掺杂次区；S1第一侧；S2第二侧；S3第三侧；S4第四侧；1B-1B线段；3B-3B线段；4B-4B线段；5B-5B线段；Wa第一宽度；Wb第二宽度；A1第一方向；A2第二方向；A3第三方向；W1A宽度；W1B宽度；W1C宽度；W1D宽度；W2A宽度；W2B宽度；W2C宽度；W2D宽度；W4A宽度；W4B宽度；W4C宽度；W6A宽度；W6B宽度；W6C宽度。具体实施方式以下针对本专利技术一些实施例的半导体装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本专利技术一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本专利技术一些实施例。当然，这些仅用以举例而非本专利技术的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，例如是10％之内，且例如是5％之内，或3％之本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：一基板结构；一栅极结构，位于该基板结构上，且具有互为相反侧的一第一侧与一第二侧；一漂移区，位于该第一侧的该基板结构中，且具有互为相反侧的一第三侧与一第四侧；一源极区，位于该第二侧的该基板结构中；一漏极区，位于该第一侧的该基板结构中，其中该栅极结构与该漏极区的连线方向为第一方向，该漂移区的该第三侧与该第四侧的连线方向为第二方向，其中该第一方向垂直于该第二方向；两隔离结构，分别位于该漂移区的该第三侧与该第四侧，其中该漂移区于该第二方向具有一第一宽度，其中一个该隔离结构于该第二方向具有一第二宽度，其中该第一宽度对该第二宽度的比值为1至4；以及一超接面掺杂结构，位于漂移区内，且位于该栅极结构与该漏极区之间，且包括：多个第一导电型掺杂次区，沿一第三方向延伸，且沿该第一方向设置，且具有一第一导电型；及多个第二导电型掺杂次区，沿该第三方向延伸，且沿该第一方向设置，且具有一第二导电型，其中该第一导电型与该第二导电型不同，其中该些第一导电型掺杂次区与该些第二导电型掺杂次区彼此交错设置；其中该些第一导电型掺杂次区沿该第一方向的宽度自该栅极结构至该漏极区递减，其中该些第二导电型掺杂次区沿该第一方向的宽度自该栅极结构至该漏极区递减。...

【技术特征摘要】
2017.12.29 TW 1061464981.一种半导体装置，其特征在于，包括：一基板结构；一栅极结构，位于该基板结构上，且具有互为相反侧的一第一侧与一第二侧；一漂移区，位于该第一侧的该基板结构中，且具有互为相反侧的一第三侧与一第四侧；一源极区，位于该第二侧的该基板结构中；一漏极区，位于该第一侧的该基板结构中，其中该栅极结构与该漏极区的连线方向为第一方向，该漂移区的该第三侧与该第四侧的连线方向为第二方向，其中该第一方向垂直于该第二方向；两隔离结构，分别位于该漂移区的该第三侧与该第四侧，其中该漂移区于该第二方向具有一第一宽度，其中一个该隔离结构于该第二方向具有一第二宽度，其中该第一宽度对该第二宽度的比值为1至4；以及一超接面掺杂结构，位于漂移区内，且位于该栅极结构与该漏极区之间，且包括：多个第一导电型掺杂次区，沿一第三方向延伸，且沿该第一方向设置，且具有一第一导电型；及多个第二导电型掺杂次区，沿该第三方向延伸，且沿该第一方向设置，且具有一第二导电型，其中该第一导电型与该第二导电型不同，其中该些第一导电型掺杂次区与该些第二导电型掺杂次区彼此交错设置；其中该些第一导电型掺杂次区沿该第一方向的宽度自该栅极结构至该漏极区递减，其中该些第二导电型掺杂次区沿该第一方向的宽度自该栅极结构至该漏极区递减。2.如权利要求1所述的半导体装置，其特征在于，该第三方向平行于该基板结构的一顶面的一法线方向。3.如权利要求1所述的半导体装置，其特征在于，该基板结构包括：一半导体基板，具有该第一导电型；及一外延层，设于该半导体基板上，且具有该第二导电型。4.如权利要求3所述的半导体装置，其特征在于，更包括：一主体区，设于该外延层中，且具有该第一导电型，其中该源极区位于该主体区内。5.如权利要求1所述的半导体装置，其特征在于，该些第一导电型掺杂次区至少包括彼此相近的一第一导电型第一掺杂次区以及一第一导电型第二掺杂次区；其中该第一导电型第一掺杂次区较靠近该栅极结构，且于该第一方向上具有一第三宽度；其中该第一导电型第二掺杂次区较靠近该漏极区，且于该第一方向上具有一第四宽度；其中该第四宽度为该第三宽度的0.9倍至0.7倍。6.如权利要求1所述的半导体装置，其特征在于，该些第二导电型掺杂次区至少包括彼此相近的一第二导电型第一掺杂次区以及一第二导电型第二掺杂次区；其中该第二导电型第一掺杂次区较靠近该栅极结构，且于该第一方向上具有一第五宽...

【专利技术属性】
技术研发人员：伊牧，陈柏安，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71