信号边沿位置编码制造技术

本申请公开信号边沿位置编码，一种电路(100)包括串行器模块(110)，该串行器模块(110)包括输入级(120)，该输入级(120)对输入信号(140)进行采样以在给定时间帧中捕获针对每个输入信号(140)的边沿位置。边沿编码器(124)将针对输入信号(140)的边沿位置编码到分组帧中，以指定针对输入信号(140)的边沿位置在给定时间帧中发生的位置。发送器(130)从边沿解码器(124)接收分组帧，并将分组帧转换到串行数据流(150)中。发送器(130)经由串行数据流(150)传送针对输入信号(140)的边沿位置。

Signal Edge Position Coding

【技术实现步骤摘要】
信号边沿位置编码
本专利技术一般涉及电路，并且更具体地涉及在串行数据流中对信号边沿位置进行编码。
技术介绍
电动机控制器是以某种预定方式控制电动机性能的设备、电路或系统。例如，在三相交流(AC)电动机中，电动机的单个的相绕组被控制和被定时，使得一个相被激活，因为另一个相被停用，以便使电动机正确旋转。电动机控制器通常耦合到电动机功率模块以驱动电动机的各个相。在一些示例中，电动机控制器模块经由隔离电路(例如，隔离的栅极驱动器)与电动机功率模块电隔离，隔离电路耦合相应的控制器和功率模块。在三相电动机系统(包括电动机的每个相的高侧和低侧驱动器)的示例中，如果每个驱动器之间需要完全隔离，则将提供六个隔离电路以将每个驱动器彼此隔离并与公共电路路径(诸如地)隔离。为了制造相应的控制器和功率模块接口，单独地隔离驱动器电路和相关的控制信号以控制和监视电动机会产生更高的成本。
技术实现思路
在一个示例中，一种电路包括：串行器模块，该串行器模块包括：输入级，该输入级对输入信号进行采样以在给定时间帧中捕获针对输入信号的边沿位置。边沿编码器将针对输入信号的边沿位置编码到分组帧中，以指定针对输入信号的边沿位置在给定时间帧中发生的位置。发送器从边沿解码器接收分组帧，并将分组帧转换到串行数据流中。发送器经由串行数据流传送针对输入信号的边沿位置。在另一示例中，一种电路包括：解串器模块，该解串器模块包括：从发送器接收串行数据流的接收器。串行数据流包括：至少一个分组帧，以指定针对在给定时间帧中来自发送器的输入信号的相应的边沿位置。输出级将来自接收器的(一个或更多个)分组帧写入缓冲器。边沿解码器关于给定时间帧从缓冲器中的(一个或更多个)分组帧解码相应的边沿位置，以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制信息。在又一示例中，一种方法包括对输入信号进行采样以确定对应于给定时间帧中的输入信号的转变的相应的边沿位置。该方法包括：将针对采样的输入信号的相应的边沿位置编码到至少一个分组帧中，以指定针对采样的输入信号的相应的边沿位置在给定时间帧中出现的位置。该方法包括将相应的极性编码到(一个或更多个)分组帧中以指定相应的边沿位置处的信号转变的方向。该方法包括：将(一个或更多个)分组帧转换到串行数据流中，该串行数据流经由串行数据流传送针对采样的输入信号的相应的边沿位置和相应的极性。附图说明图1说明了在串行数据流中对信号边沿位置进行编码的示例电路。图2说明了在串行数据流中对信号边沿位置进行编码以用于经由分组帧传送定时和/或控制信息的示例电路。图3说明了在串行数据流中对信号边沿位置进行编码以用于传送定时和/或控制信息的示例输入级和边沿编码器。图4说明了作为串行数据流发送的时间格式化分组帧的示例。图5说明了对串行数据流中的信号边沿位置进行解码以用于传送定时和/或控制信息的示例输出级和边沿解码器。图6说明了对串行数据流中的信号边沿位置进行解码以用于传送定时和/或控制信息的替代示例输出级和边沿解码器。图7说明了将控制器和功率信号转换为串行信号的示例系统。图8说明了用于在控制器模块和驱动功率模块之间传送信号的串行器-解串器(SER-DES)模块的示例。【图9说明了在控制器模块和电动机驱动模块之间传送串行信号的示例方法。具体实施方式本说明书涉及在串行数据流中对信号边沿位置进行编码以用于传送定时和控制信息的电路。并行信号可以经由电路一端处的输入级进行分组并串行化为串行数据流，并且经由另一端处的输出级解串行化为并行信号，以减少电动机控制器模块和电动机驱动功率模块之间的隔离电路。该电路包括：串行器模块，该串行器模块包括输入级、边沿编码器和发送器。输入级对输入信号(例如，来自电动机控制器或电动机功率模块的并行输出信号)进行采样，以在给定时间帧中捕获针对每个输入信号的边沿位置。例如，可以随时间推移对一个或更多个脉冲宽度调制(PWM)信号进行采样，以捕获在给定的一组采样内发生边沿转变(例如，上升沿或下降沿)的位置。边沿转变发生的位置定义边沿位置。边沿编码器将针对每个输入信号的边沿位置编码到分组帧中，该分组帧指定针对每个相应输入信号的边沿位置在给定时间帧中发生的位置。例如，代替提供给定信号的所有采样信号信息，边沿编码器对发生转变的位置进行编码并发送该位置，这节省了必须被发送的串行流中的若干位。在编码之后，发送器从边沿编码器接收分组帧并将分组帧转换到串行数据流中。发送器经由串行数据流传送针对每个输入信号的边沿位置和极性。解串器模块可以接收串行数据流，并且包括：接收器、输出级和边沿解码器。接收器从发送器接收串行数据流，并且输出级将在串行数据流中接收的分组帧存储在缓冲器中。边沿解码器针对每个输入信号关于给定时间帧从分组帧解码边沿位置，以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制和定时信息。例如，如果给定信号被采样并被捕获为具有七位的采样信号“0001111”，则边沿位置被编码为“100”，表示边沿发生在第四位的位置，因此串行数据流中传送的带宽从7位减少到3位(节省了4位用于其他数据的)。此外，信号边沿的极性也可以在分组帧中传送(例如，边沿是从高转变为低还是从低转变为高)。这种类型的编码减少了在串行数据流中发送的位的数量，同时提高了串行信道的传送性能。除了边沿位置的有效编码和解码之外，通过编码和解码与同一分组帧内的多个信号有关的定时信息来维持信号之间的定时。关于电动机驱动示例，如果要传送PWM高信号和PWM低信号，则期望两个信号不同时有效，以便减轻电动机绕组中的电涌。为了在串行化过程期间维持这样的定时，可以同时对高侧和低侧PWM信号进行采样并在同一个分组帧中进行打包。然后可以以在解码时维持高侧信号和低侧信号之间的定时关系的方式对该分组帧进行串行化和解码。以这种方式，在串行化和解串行化过程期间维持信号之间的定时信息和同步性。串行器和解串器模块中的每个可以在电路的两端组合，以在发送器模块和接收器模块之间提供双向串行传送。具有由于在给定分组帧内编码多个信号而维持的定时，系统的每个端处的并行信号被转换成串行信号，以减轻系统中的需求，诸如多个独立的隔离电路。作为一个示例，单独的串行器解串器(SER-DES)模块可以分别耦合到电动机控制器模块和电动机驱动功率模块，其中相应的SER-DES模块将来自每个模块的并行信号转换到串行数据流中，该串行数据流被多路复用(例如，经由时分或频分复用)以维持控制器和功率模块之间的同步。如本文所使用的，术语“电路”可以包括执行电路功能的有源和/或无源元件的集合，诸如模拟电路或控制电路。附加地或替代性地，例如，术语“电路”可以包括集成电路(IC)，其中所有和/或一些电路元件被制造在公共衬底(例如，半导体衬底，诸如管芯或芯片)上。图1说明了在串行数据流中对信号边沿位置进行编码以在电动机驱动电路100中传送定时和控制信息的示例电路。电动机驱动电路100包括：串行器模块110，其包括：输入级120、边沿编码器124以及发送器130。输入级110对输入信号进行采样，以在给定时间帧(例如，在若干个采样时钟周期内)捕获针对每个输入信号140的边沿位置。如本文所使用的，术语边沿位置指的是针对输入信号140的在给定采样分组中发生边沿转变的位置。本文档来自技高网...

【技术保护点】
1.一种电路，包含：串行器模块，包括：输入级，其用于对输入信号进行采样，以在给定时间帧中捕获针对所述输入信号的边沿位置；边沿编码器，其用于将针对所述输入信号的所述边沿位置编码到分组帧中，以指定针对所述输入信号的所述边沿位置在所述给定时间帧中发生的位置；以及发送器，其用于从所述边沿编码器接收所述分组帧，并将所述分组帧转换到串行数据流中，并经由所述串行数据流传送针对所述输入信号的所述边沿位置。

【技术特征摘要】
2017.12.29 US 15/858,5371.一种电路，包含：串行器模块，包括：输入级，其用于对输入信号进行采样，以在给定时间帧中捕获针对所述输入信号的边沿位置；边沿编码器，其用于将针对所述输入信号的所述边沿位置编码到分组帧中，以指定针对所述输入信号的所述边沿位置在所述给定时间帧中发生的位置；以及发送器，其用于从所述边沿编码器接收所述分组帧，并将所述分组帧转换到串行数据流中，并经由所述串行数据流传送针对所述输入信号的所述边沿位置。2.根据权利要求1所述的电路，其中所述输入级包括移位寄存器，其用于响应于针对所述输入信号的采样时钟捕获边沿转变。3.根据权利要求2所述的驱动电路，其中所述边沿转变包括一个输入信号在所述采样时钟的给定数量的时钟转变内的从高状态转变为低状态或从低状态转变为高状态。4.根据权利要求1所述的电路，其中所述分组帧包括：用于指定针对在所述分组帧内的给定时间段处开始的信号转变的边沿位置的数据；以及用于指定针对所述边沿位置处的所述信号转变的上升沿或下降沿的边沿极性。5.根据权利要求1所述的电路，其还包括：解串器模块，其用于接收所述串行数据流，所述解串器模块包括：接收器，其用于从所述发送器接收所述串行数据流；输出级，其用于将来自所述接收器的所述分组帧写入缓冲器；以及边沿解码器，其用于针对关于所述给定时间帧的所述输入信号从所述缓冲器中的所述分组帧解码所述边沿位置，并生成输出信号以与电动机功率模块或电动机控制器模块传送控制信息。6.根据权利要求5所述的电路，其中所述接收器包括接收移位寄存器，其用于响应于接收时钟信号在所述接收器处从所述串行数据流捕获所述分组帧，以将所述串行数据流移位到所述接收移位寄存器中。7.根据权利要求6所述的电路，其中所述输出级中的所述缓冲器包括并行存储寄存器，其用于存储由所述接收移位寄存器捕获的输出编码，所述输出编码表示所述串行数据流的所述分组帧中指定的针对所述输入信号的所述边沿位置和极性。8.根据权利要求7所述的电路，其中所述边沿解码器包括比较器和计数器，所述比较器和计数器用于通过所述比较器将所述输出编码与计数器值进行比较来分析所述输出编码，以从存储在所述并行存储寄存器中的所述分组帧确定所述边沿位置，响应于所述比较器将所述计数器值与所述输出编码进行匹配，所述分组帧中的边沿极性位被时钟控制到所述输出级的输出。9.根据权利要求7所述的电路，其中所述边沿解码器包括解码器和输出移位寄存器，所述解码器和输出移位寄存器用于通过所述解码器接收所述输出编码并且生成输出位模式来解码所述输出编码，以基于存储在所述并行存储寄存器中的所述分组帧来模拟所述输入级的所述采样的输入信号，所述输出位模式从所述解码器加载到所述输出移位寄存器中，并被时钟控制到所述输出级的输出。10.根据权利要求5所述的电路，其中所述串行器模块和所述解串器模块中的每个包括锁相环即PLL以同步在相应模块之间传送的所述串行数据流。11.根据权利要求5所述的电路，其中所述边沿解码器经耦合以编码针对由所述输入级同时采样的多个输入信号的多个信号边沿位置，同时维持所述分组帧内的输入信号边沿位置之间的定时。12.一种电路，包含：解串器模块，其包括：接收器，其用于接收来自发送器的串行数据流，所述串行数据流包括至少一个分组帧，以指定在给定时间帧中的来自所述发送器的...

【专利技术属性】
技术研发人员：B·哈龙，T·B·弗利兹，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US