多通道高速缓存存储器和系统存储器设备技术方案

公开了一种高性能、低功率且成本有效的多通道高速缓存‑系统存储器系统。

Multichannel Cache Memory and System Memory Devices

A high-performance, low-power and cost-effective multi-channel cache-system memory system is disclosed.

【技术实现步骤摘要】
【国外来华专利技术】多通道高速缓存存储器和系统存储器设备优先权声明本申请要求对提交于2016年8月1日且题为“MultipleChannelCacheMemoryandSystemMemoryDeviceUtilizingaPseudoMultiplePortforCommandsandAddressesandAMultipleFrequencyBandQAMSerializer/De-SerializerforData（利用伪多重端口用于命令和地址以及多频带QAM串行器/解串器用于数据的多通道高速缓存存储器和系统存储器设备）”的美国临时申请号62/369,597的优先权，通过引用将其并入本文。
公开了一种高性能、低功率且成本有效的多通道高速缓存存储器/系统存储器。
技术介绍
高速缓存存储器和系统存储器二者的性能在包含多核处理器或多处理器的高性能计算系统、特别是使用诸如图形处理单元（GPU）之类的附加硬件加速器的系统中是关键的。这些计算系统不仅越来越多地执行通用计算，还执行深度机器学习和大数据挖掘。为了应对施加于计算系统的需求，需要同时针对存储器访问等待时间和存储器带宽来优化存储器系统。为了优化同一计算本文档来自技高网...

【技术保护点】
1.一种计算设备，包括：第一芯片，其包括一个或多个CPU核、耦合到所述一个或多个CPU核的存储器控制器和第一串行器‑解串器设备；第二芯片，其包括由所述存储器控制器管理的高速缓存存储器、数据路由器和第二串行器‑解串器设备；系统存储器，其与第一芯片和第二芯片分离并且由所述存储器控制器管理；以及模拟接口，其耦合到第一芯片和第二芯片，其中第一串行器‑解串器设备和第二串行器‑解串器设备使用正交幅度调制通过该接口来交换数据；其中，所述存储器控制器和所述数据路由器通过将数据从所述高速缓存存储器或所述系统存储器提供给所述一个或多个CPU核来服务于来自所述一个或多个CPU核的存储器请求。

【技术特征摘要】
【国外来华专利技术】2016.08.01 US 62/3695971.一种计算设备，包括：第一芯片，其包括一个或多个CPU核、耦合到所述一个或多个CPU核的存储器控制器和第一串行器-解串器设备；第二芯片，其包括由所述存储器控制器管理的高速缓存存储器、数据路由器和第二串行器-解串器设备；系统存储器，其与第一芯片和第二芯片分离并且由所述存储器控制器管理；以及模拟接口，其耦合到第一芯片和第二芯片，其中第一串行器-解串器设备和第二串行器-解串器设备使用正交幅度调制通过该接口来交换数据；其中，所述存储器控制器和所述数据路由器通过将数据从所述高速缓存存储器或所述系统存储器提供给所述一个或多个CPU核来服务于来自所述一个或多个CPU核的存储器请求。2.根据权利要求1所述的计算设备，其中，所述存储器控制器用处理器总线耦合到所述一个或多个CPU核。3.根据权利要求2所述的计算设备，还包括耦合到所述存储器控制器的系统总线。4.根据权利要求3所述的计算设备，其中，所述系统总线耦合到一个或多个图形处理器单元（GPU）核。5.根据权利要求4所述的计算设备，其中，所述存储器控制器包括仲裁器，其用于管理对所述模拟接口的控制。6.一种计算设备，包括：第一芯片，其包括一个或多个CPU核、耦合到所述一个或多个CPU核的存储器控制器和第一串行器-解串器设备；第二芯片，其包括由所述存储器控制器管理的高速缓存存储器、数据路由器和第二串行器-解串器设备；系统存储器，其与第一芯片和第二芯片分离并且由所述存储器控制器管理；模拟接口，其耦合到第一芯片和第二芯片，其中第一串行器-解串器设备和第二串行器-解串器设备使用正交幅度调制通过该接口来交换数据；以及总线，其在所述存储器控制器与所述数据路由器之间，其中所述总线以多路复用的方式传输命令和地址信息；其中，所述存储器控制器和所述数据路由器通过将数据从所述高速缓存存储器或所述系统存储器提供给所述一个或多个CPU核来服务于来自所述一个或多个CPU核的存储器请求。7.根据权利要求6所述的计算设备，其中，所述存储器控制器用处理器总线耦合到所述一个或多个CPU核。8.根据权利要求7所述的计算设备，还包括耦合到所述存储器控制器的系统总线。9.根据权利要求8所述的计算设备，其中，所述系统总线耦合到一个或多个图形处理器单元（GPU）核。10.根据权利要求9所述的计算设备，其中，所述存储器控制器包括仲裁器，其用于管理对所述模拟接口的控制。11.一种用于读取计算设备中的数据的方法，所述计算设备包括第一芯片、第二芯片和系统存储器，第一芯片包括一个或多个CPU核、耦合到所述一个或多个CPU核的存储器控制器和第一串行器-解串器设备，第二...

【专利技术属性】
技术研发人员：SJ李，
申请(专利权)人：TSV链接公司，
类型：发明
国别省市：美国,US