串行化器、数据传输电路、半导体装置以及包括其的系统制造方法及图纸

串行化器可以包括预缓冲器级和主缓冲器级。预缓冲器级可以被配置为通过同步于多个预时钟信号而分别缓冲多个信号来产生多个延迟信号。主缓冲器级可以被配置为通过同步于多个主时钟信号而分别缓冲多个延迟信号来产生输出信号。多个预时钟信号可以与多个主时钟信号分别具有相位差。

【技术实现步骤摘要】
串行化器、数据传输电路、半导体装置以及包括其的系统相关申请的交叉引用本申请基于要求于2017年7月10日向韩国知识产权局提交的申请号为10-2017-0087241的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言涉及半导体技术，并且更具体地，涉及串行化器和数据传输电路、半导体装置以及包括其的系统。
技术介绍
电子设备包括许多电子元件，并且计算机系统包括许多包含半导体装置的电子元件。计算机系统的半导体装置可以同步于时钟而传输数据，并且可以执行串行通信。半导体装置可以使从另一个半导体装置提供的串行化数据并行化，以便迅速处理大量数据。另外，半导体装置可以使并行化的内部数据串行化，并且可以将串行化的数据提供给另一个半导体装置。即，半导体装置可以包括串行化器，该串行化器被配置为使并行化的数据串行化以用于在数据总线上进行的串行通信。总体而言，串行化器可以通过自身同步于时钟的边沿而依次输出多个数据。目前，与计算机系统和半导体装置相关的研究与开发(研发)趋向于高运行速度和低功耗。随着系统的运行速度的增大，时钟速度变得更高，并且随着系统的功耗减少，时钟和数据的持续时间缩短或者变本文档来自技高网...

【技术保护点】
1.一种串行化器，包括：预缓冲器级，其被配置为通过同步于多个预时钟信号而分别缓冲多个信号来产生多个延迟信号；以及主缓冲器级，其被配置为通过同步于多个主时钟信号而分别缓冲所述多个延迟信号来产生输出信号，其中，所述多个预时钟信号与所述多个主时钟信号之间分别具有相位差。

【技术特征摘要】
2017.07.10 KR 10-2017-00872411.一种串行化器，包括：预缓冲器级，其被配置为通过同步于多个预时钟信号而分别缓冲多个信号来产生多个延迟信号；以及主缓冲器级，其被配置为通过同步于多个主时钟信号而分别缓冲所述多个延迟信号来产生输出信号，其中，所述多个预时钟信号与所述多个主时钟信号之间分别具有相位差。2.根据权利要求1所述的串行化器，其中，所述多个主时钟信号分别具有滞后于所述多个预时钟信号的相位。3.根据权利要求1所述的串行化器，其中，所述多个预时钟信号包括第一预时钟信号至第四预时钟信号，所述第一预时钟信号至第四预时钟信号彼此之间依次具有90度的相位差，其中，所述多个主时钟信号包括第一主时钟信号至第四主时钟信号，所述第一主时钟信号至第四主时钟信号彼此之间依次具有90度的相位差，以及其中，第一预时钟信号至第四预时钟信号分别具有领先于第一主时钟信号至第四主时钟信号90度的相位。4.根据权利要求1所述的串行化器，其中，所述多个预时钟信号包括第一预时钟信号至第四预时钟信号，所述第一预时钟信号至第四预时钟信号彼此之间依次具有90度的相位差，其中，所述多个主时钟信号包括第一主时钟信号至第四主时钟信号，所述第一主时钟信号至第四主时钟信号彼此之间依次具有90度的相位差，其中，第一预时钟信号具有与第四主时钟信号相对应的相位，其中，第二预时钟信号具有与第一主时钟信号相对应的相位，其中，第三预时钟信号具有与第二主时钟信号相对应的相位，以及其中，第四预时钟信号具有与第三主时钟信号相对应的相位。5.一种串行化器，包括：预缓冲器级，其被配置为通过同步于第一时钟信号而缓冲第一信号来产生第一延迟信号，并且被配置为通过同步于第二时钟信号而缓冲第二信号来产生第二延迟信号；以及主缓冲器级，其被配置为通过同步于第二时钟信号而缓冲第一延迟信号来产生输出信号。6.根据权利要求5所述的串行化器，其中，第一时钟信号具有领先于第二时钟信号的相位。7.根据权利要求6所述的串行化器，其中，主缓冲器级进一步通过同步于第三时钟信号而缓冲第二延迟信号来产生输出信号，以及其中，第二时钟信号具有领先于第三时钟信号的相位。8.根据权利要求7所述的串行化器，其中，预缓冲器级通过同步于第三时钟信号而缓冲第三信号来进一步地产生第三延迟信号，其中，主缓冲器级进一步通过同步于第四时钟信号而缓冲第三延迟信号来产生输出信号，以及其中，第三时钟信号具有领先于第四时钟信号的相位。9.根据权利要求8所述的串行化器，其中，预缓冲器级通过同步于第四时钟信号而缓冲第四信号来进一步地产生第四延迟信号，以及其中，主缓冲器级进一步通过同步于第一时钟信号而缓冲第四延迟信号来产生输出信号。10.一种串行化器，包括：预缓冲器级，其被配置为通过同步于第一时钟信号至第四时钟信号而分别缓冲第一信号至第四信号来产生第一延迟信号至第四延迟信号；以及主缓冲器级，其被配置为通过同步于第一时钟信号至第四时钟信号而分别缓冲第一延迟信号至第四延迟信号来产生输出信号。11.根据权利要求10所述的串行化器，其中，预缓冲器级通过同步于第一时钟信号而缓冲第一信号来产生第一延迟信号，其中，预缓冲器级通过同步于第二时钟信号而缓冲第二信号来产生第二延迟信号，其中，预缓冲器级通过同步于第三时钟信号而缓冲第三信号来产生第三延迟信号，以及其中，预缓冲器级通过同步于第四时钟信号而缓冲第四信号来产生第四延迟信号。12.根据权利要求11所述的串行化器，其中，主缓冲器级通过同步于第二时钟信号而缓冲第一延迟信号来产生输出信号，其中，主缓冲器级通过同步于第三时钟信号而缓冲第二延迟信号来产生输出信号，其中，主缓冲器级通过同步于第四时钟信号而缓冲第三延迟信号来产生输出信号，以及其中，主缓冲器级通过同步于第一时钟信号而缓冲第四延迟信号来产生输出信号。13.根据权利要求10所述的串行化器，其中，预缓冲器级包括：第一预缓冲器，其被配置为接收第一时钟信号和第一信号，并且被配置为输出第一延迟信号；第二预缓冲器，其被配置为接收第二时钟信号和第二信号，并且被配置为输出第二延迟信号；第三预缓冲器，其被配置为接收第三时钟信号和第三信号，并且被配置为输出第三延迟信号；以及第四预缓冲器，其被配置为接收第四时钟信号和第四信号，并且被配置为输出第四延迟信号。14.根据权利要求13所述的串行化器，其中，第一预缓冲器包括：放大单元，其被配置为接收第一信号和第一信号的补偿信号，并且被...

【专利技术属性】
技术研发人员：李贤培，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR