基于复合介质栅光敏探测器的2×2阵列布局及工作方法技术

本发明专利技术公开了一种基于复合介质栅光敏探测器的2×2阵列布局及工作方法。阵列由四个像元组成，每个像元包括一个感光晶体管和一个读取晶体管，这两者形成在同一P型半导体衬底上方，并均采用复合介质栅结构；四个读取晶体管的衬底连成正八边环形结构并位于阵列的中心；正八边环形结构的四条边中，未覆盖复合介质栅的衬底中形成四个两两相对且互呈直角的重掺杂N+区，其中两个相对的重掺杂N+区互连构成共享的N+源极，另外两个互连构成共享的N+漏极；四个感光晶体管位于正八边环形结构的外侧且处于四个未进行N+重掺杂区域的一侧。本发明专利技术可以显著提高光敏探测器的填充系数，实现高的满阱电荷容量，且与浮栅CMOS工艺兼容，易于制造。

2*2 Array Layout and Working Method Based on Composite Dielectric Grating Photosensitive Detector

【技术实现步骤摘要】
基于复合介质栅光敏探测器的2×2阵列布局及工作方法
本专利技术涉及成像器件阵列版图布局，尤其涉及一种应用于可见光、红外的探测器阵列版图布局及其阵列的工作方法。
技术介绍
CCD和CMOS-APS是当前最为常见的两种成像器件。较早出现的CCD，其基本结构是一组组串联而成的MOS电容，通过MOS电容上的脉冲时序控制半导体表面势阱的产生和变化，以此实现光生电荷的存储和转移读出，这种方法造成CCD的成像速度较慢，同时CCD对工艺的要求极高，使其成品率低，成本较大。CMOS-APS通常由一个感光二极管和三至六个晶体管组成，采用更多晶体管意味着具备更加复杂的功能，CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合，但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。通过上述比较发现，如果CMOS-APS成像探测器具有高填充系数，则既可以提高探测器的成像质量，又可以缩小像元尺寸。在已有专利CN201210442007中，提出了一种基于复合介质栅MOSFET的双晶体管光敏探测器，该探测器通过两个晶体管将探测器信号的收集功能和读取功能分开，使得探测器的感光部分不需要制作源漏，可以有效地防止感光晶体管之间互相的干扰。
技术实现思路
针对以上现有技术中存在的技术问题，本专利技术通过优化光敏探测器阵列的版图布局，提出了一种基于复合介质栅MOSFET光敏探测器的2×2源漏共享型阵列版图布局方案，旨在提高光敏探测器的填充系数，尤其是针对小尺寸像元。本专利技术的另外一个目的是提供该2×2源漏共享型阵列的工作方法。为实现上述专利技术目的，本专利技术采用的技术方案如下：基于复合介质栅光敏探测器的2×2阵列布局，阵列由四个像元组成，每个像元包括一个感光晶体管和一个读取晶体管，感光晶体管和读取晶体管形成在同一P型半导体衬底上方，两者均采用复合介质栅的结构，所述复合介质栅自下而上依次为底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极，其中，四个感光晶体管的电荷耦合层之间互不相连，四个感光晶体管的控制栅极之间互不相连；四个所述读取晶体管的衬底连成正八边环形结构，并位于2×2阵列的中心位置；正八边环形结构的四条边中，未覆盖复合介质栅的衬底中通过N+离子注入形成四个重掺杂N+区，四个重掺杂N+区两两相对且互呈直角，其中，两个相对的重掺杂N+区互连构成共享的N+源极，另外两个相对的重掺杂N+区互连构成共享的N+漏极；四个所述感光晶体管位于正八边环形结构的外侧且处于四个未进行N+重掺杂区域的一侧。进一步地，每个像元中，所述感光晶体管和读取晶体管在衬底中通过浅槽隔离区隔开；所述感光晶体管的电荷耦合层和读取晶体管的电荷耦合层相连，所述感光晶体管的控制栅极和读取晶体管的控制栅极相连。进一步地，四个所述感光晶体管之间在P型半导体衬底中使用浅槽隔离区隔开。进一步地，所述感光晶体管的控制栅极面和衬底至少有一处为探测器所探测波长透明或半透明窗口。进一步地，四个所述感光晶体管的控制栅极分别构成字线WL0、字线WL1、字线WL2和字线WL3，四个所述读取晶体管的漏极构成漏线DL，四个所述读取晶体管的源极构成源线SL。本专利技术基于复合介质栅光敏探测器的2×2阵列布局的工作方法，包括如下步骤：(1)光电子的收集：在光敏探测器的衬底加负偏压，字线WL0、字线WL1、字线WL2和字线WL3同时加相同的零偏压或正偏压，读取晶体管漏线DL和源线SL接地；(2)光电子的读取：保持衬底的负偏压，保持字线WL0、字线WL1、字线WL2和字线WL3上所加的偏压，读取晶体管漏线DL加正偏压，读取晶体管源线SL接地，在需要读取的感光晶体管的字线上加一斜波电压，通过读取晶体管导通时的斜波电压值推算光电子信号；读取结束后，读取晶体管漏线DL和源线SL接地，在已读取的感光晶体管的控制栅极上保持曝光时所加的偏压，按照上述方式依次读取四个感光晶体管中的光电子信号；(3)光电子的复位：字线WL0、字线WL1、字线WL2和字线WL3加与衬底所加负偏压相同的负偏压，读取晶体管漏线DL和源线SL接地，光电子通过复合消失。本专利技术结合CCD和CMOS-APS探测器的优点，减少了单个探测器中晶体管的数量。相比现有技术中的分立画法，本专利技术设计的阵列版图布局能有效地提高探测器像元的填充系数，增大满阱电荷容量，从而大大提高探测器的信噪比及成像质量。同时，本专利技术的阵列结构可以减小光敏探测器的尺寸，实现高像素密度成像阵列，且与浮栅CMOS工艺兼容，易于制造。附图说明图1为基于复合介质栅MOSFET光敏探测器的2×2源漏共享型阵列布局结构图；图2为图1沿aa’方向的剖面图；图3为图1沿bb’方向的剖面图；图4为图1沿cc’方向的剖面图；图5为图1沿dd’方向的剖面图；图6为基于复合介质栅MOSFET光敏探测器的2×2源漏共享型阵列的等效电路图；图7为单个探测单元的电容模型图。具体实施方式本实施例提供一种基于复合介质栅MOSFET光敏探测器的2×2源漏共享型阵列布局，其版图如图1所示，2×2阵列包括4个探测单元，每个探测单元包括一个感光晶体管1和一个读取晶体管2。感光晶体管1和读取晶体管2形成在同一P型半导体衬底3上，两者的结构均采用复合介质栅，具体为：衬底3上方自下而上依次设有底层绝缘介质层4、电荷耦合层5、顶层绝缘介质层6和控制栅极7。感光晶体管1和读取晶体管2下方的P型半导体衬底3中使用浅槽隔离(STI)8隔开。每个探测单元中，感光晶体管1和读取晶体管2的电荷耦合层相连，感光晶体管1和读取晶体管2的控制栅极相连，通过电荷耦合方式读取光电子信号。对于读取晶体管2，在P型半导体衬底3靠近底层绝缘介质层4的一侧通过离子注入形成N型源极9a，在相对的另一侧通过离子注入形成N型漏极9b。探测器的结构可以参考CN102938409A专利公开的内容。四个探测单元11a、11b、21a和21b形成正方形的2×2阵列，四个读取晶体管2的有源区16连成正八边环形结构，位于整个2×2阵列的中心位置。在读取晶体管2的正八边环中，处于四条间隔边位置的P型半导体衬底中，未覆盖复合介质栅的区域通过N+离子注入形成四个重掺杂N+区，四个重掺杂N+区两两相对，呈90度直角。将其中两个相对的重掺杂N+区进行互连，构成共享的N+源极，剩余的两个相对的重掺杂N+区进行互连，构成共享的N+漏极。感光晶体管1位于正八边环形结构沿四条斜边的外侧，即处于四个未进行N+重掺杂区域的外侧。四个感光晶体管1之间在P型半导体衬底中使用浅槽隔离区8隔开，且四个感光晶体管1的电荷耦合层5之间互不相连，四个感光晶体管1的控制栅极7之间也互不相连。感光晶体管1的控制栅极面和衬底至少有一处为探测器所探测波长透明或半透明窗口。如图4所示，四个探测单元11a、11b、21a和21b中的感光晶体管1的电荷耦合层5之间互不相连，四个探测单元11a、11b、21a和21b中的感光晶体管1的控制栅极7之间也互不相连。探测单元11a的读取晶体管2和探测单元11b的读取晶体管2共用同一个源极9a，探测单元21a的读取晶体管2和探测单元21b的读取晶体管2共用本文档来自技高网...

【技术保护点】
1.基于复合介质栅光敏探测器的2×2阵列布局，其特征在于，阵列由四个像元组成，每个像元包括一个感光晶体管和一个读取晶体管，感光晶体管和读取晶体管形成在同一P型半导体衬底上方，两者均采用复合介质栅的结构，所述复合介质栅自下而上依次为底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极，其中，四个感光晶体管的电荷耦合层之间互不相连，四个感光晶体管的控制栅极之间互不相连；四个所述读取晶体管的衬底连成正八边环形结构，并位于2×2阵列的中心位置；正八边环形结构的四条边中，未覆盖复合介质栅的衬底中通过N+离子注入形成四个重掺杂N+区，四个重掺杂N+区两两相对且互呈直角，其中，两个相对的重掺杂N+区互连构成共享的N+源极，另外两个相对的重掺杂N+区互连构成共享的N+漏极；四个所述感光晶体管位于正八边环形结构的外侧且处于四个未进行N+重掺杂区域的一侧。

【技术特征摘要】
1.基于复合介质栅光敏探测器的2×2阵列布局，其特征在于，阵列由四个像元组成，每个像元包括一个感光晶体管和一个读取晶体管，感光晶体管和读取晶体管形成在同一P型半导体衬底上方，两者均采用复合介质栅的结构，所述复合介质栅自下而上依次为底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极，其中，四个感光晶体管的电荷耦合层之间互不相连，四个感光晶体管的控制栅极之间互不相连；四个所述读取晶体管的衬底连成正八边环形结构，并位于2×2阵列的中心位置；正八边环形结构的四条边中，未覆盖复合介质栅的衬底中通过N+离子注入形成四个重掺杂N+区，四个重掺杂N+区两两相对且互呈直角，其中，两个相对的重掺杂N+区互连构成共享的N+源极，另外两个相对的重掺杂N+区互连构成共享的N+漏极；四个所述感光晶体管位于正八边环形结构的外侧且处于四个未进行N+重掺杂区域的一侧。2.根据权利要求1所述的基于复合介质栅光敏探测器的2×2阵列布局，其特征在于，每个像元中，所述感光晶体管和读取晶体管在衬底中通过浅槽隔离区隔开；所述感光晶体管的电荷耦合层和读取晶体管的电荷耦合层相连，所述感光晶体管的控制栅极和读取晶体管的控制栅极相连。3.根据权利要求1所述的基于复合介质栅光敏探测器的2×2阵列布局，其特征在于，四个所述感光晶体管之间在P型半导体衬底中使用浅槽隔离区隔开。4.根据权利要求1所述的基于复合介...

【专利技术属性】
技术研发人员：马浩文，黄枝建，施毅，闫锋，张丽敏，卜晓峰，李煜乾，李张南，孔祥顺，毛成，杨程，曹旭，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏,32