可编程分频器制造技术

本实用新型专利技术提供一种可编程分频器，包括第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块。具有电路结构简单的优势，采用全数字电路设计，复用性强，面积开销低，且规模非常容易扩展；可编程实现2至2

【技术实现步骤摘要】
可编程分频器
本技术涉及一种可编程分频器，属于集成电路

技术介绍
分频器在锁相环（PhaseLockedLoop，PLL）中位于压控振荡器（VoltageVoltagecontrolledoscillator,VCO）与鉴频鉴相器（Phasefrequencydetector,PFD）之间，作用是降低VCO输出信号频率，并将其反馈到PFD中与参考信号进行相位、频率比较。图7所示为采用异步逻辑电路的设计方法实现的8/9双模分频器。当分频比控制MC信号为低电平时，检测器电路停止工作，实现8分频；当MC与各除二分频器的输出信号均是高电平时，检测器产生一个负脉冲，该负脉冲会“吞掉”一个时钟信号周期，实现9分频。这种双模分频器，可通过改变级联除二分频器的数目N实现分频比为2N/2N+1的分频器，设计原理简单，功耗较低，但噪声性能差，且只能实现固定的双模分频，分频范围受限。随着无线通信系统等相关领域迅速发展，多模通信芯片的研究引起越来越多的关注，在多模通信系统中，提供高精度的标准参考频率的频率综合器是设计的难点。高速可编程分频器（Programmablefrequencydivider）是基于PLL的频率综合器的关键模块。可编程分频器是一种分频比可变的分频器，传统可编程分频器的优点是结构规整、布局方便、速度快，但分频比较大时，信号传输至最末级二分频器的延时变大，降低分频器性能，且面积开销大。
技术实现思路
本技术要解决技术问题是：克服上述技术的缺点，提供一种编程范围广、复用性强，面积开销低，且规模非常容易扩展的可编程分频器。为了解决上述技术问题，本技术提出的技术方案是：一种可编程分频器，包括第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块，所述N为大于等于1的正整数；所述可编程分频器的输入端CK通过串联的第一反相器和第二反相器连接所述第0位分频模块的输入端CK，所述第一反相器和第二反相器的连接结点连接所述第0位分频模块的输入端CN；所述第0位分频模块的输出端OUT构成所述可编程分频器的输出端OUT；所述第0位分频模块的输出端Q和输出端QN分别连接所述第1位分频模块的输入端CK和输入端CN；所述第1位分频模块的输出端Q和输出端QN分别连接所述第2位分频模块的输入端CK和输入端CN；所述第2位分频模块的输出端Q和输出端QN分别连接第一个所述第3位分频模块的输入端CK和输入端CN；第n个所述第3位分频模块的输出端Q和输出端QN分别连接第n+1个所述第3位分频模块的输入端CK和输入端CN，所述n为正整数且n∈[1，N-1]；所述第1位分频模块的输出端Q还连接至所述第一或非门的一个输入端；所述第2位分频模块的输出端Q与第一个所述第3位分频模块的输出端Q分别连接至所述第二或非门的输入端；当所述N为大于1的奇数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个第三或非门的输入端，其中所述m为偶数且m∈[2，N-1]；当所述N为大于1的偶数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个所述第三或非门的输入端，其中所述m为偶数且m∈[2，N-2]，第N个所述第3位分频模块输出端Q连接一个第三反相器；所述第三或非门、第二或非门与第三反相器的输出端均连接至所述第一与非门的输入端，所述第一与非门的输出端连接所述第一或非门的另一个输入端；所述第一或非门的输出端连接所述第0位分频模块的输入端ALLZERO；所述第0位分频模块的输入端RSTN与所述第3位分频模块的输入端RSTN连接构成所述可编程分频器的输入端RSTN；所述第0位分频模块的输出端LOAD1连接所述第1位分频模块的输出端LOAD；所述第0位分频模块的输出端LOAD2、第2位分频模块的输出端LOAD和第3位分频模块的输出端LOAD连接；所述第0位分频模块的输入端CIN连接所述第1位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<0>；所述第1位分频模块的输入端CIN1连接所述第2位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<1>；所述第2位分频模块的输入端CIN1连接第一个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<2>；第M个所述第3位分频模块的输入端CIN1连接第M+1个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<M+1>，所述M为正整数且m∈[2，N-1]。上述方案进一步的改进在于：所述第0位分频模块包括寄存器、置数模块、第二与非门和第三与非门；所述第二与非门和第三与非门的输出端分别构成所述第0位分频模块的输出端LOAD1和输出端LOAD2；所述第二与非门和第三与非门的一个输入端相互连接并与所述寄存器和置数模块的输入端RSTN连接构成所述第0位分频模块的输入端RSTN；所述第二与非门和第三与非门的另一个输入端相互连接后连接所述置数模块的第一输出端；所述寄存器和置数模块的第一输入端相互连接构成所述第0位分频模块的输入端CK，所述寄存器和置数模块的第二输入端相互连接构成所述第0位分频模块的输入端CN，所述置数模块的第三输入端构成所述第0位分频模块的输入端ALLZERO；所述置数模块的第四输入端构成所述第0位分频模块的输入端CIN；所述置数模块的第四输出端构成所述第0位分频模块的输出端OUT；所述寄存器的第一输出端LOAD0连接所述置数模块的第五输入端；所述寄存器的第二和第三输出端分别构成所述第0位分频模块的输出端Q和输出端QN。上述方案进一步的改进在于：所述第1位分频模块包括寄存器、置数模块、第四与非门、第五与非门和第六与非门；所述第四与非门、第五与非门和第六与非门的一个输入端相互连接构成所述第1位分频模块的输入端LOAD；所述第四与非门、第五与非门和第六与非门的另一个输入端分别连接所述置数模块的输出端L11、输出端L0N和输出端L1N；所述第四与非门、第五与非门和第六与非门的输出端分别连接所述寄存器的第一、第二和第三输入端；所述置数模块的输入端C0和输入端C1分别作为所述第1位分频模块的输入端CIN0和输入端CIN1；所述寄存器的输入端Clk和输入端分别作为所述第1位分频模块的输入端CK和输入端CN，所述寄存器的输出端Q和输出端分别作为所述第1位分频模块的输出端Q和输出端QN，所述寄存器的输入端D与输出端Q相连。上述方案进一步的改进在于：所述第2位分频模块与所述第1位分频模块结构相同。上述方案进一步的改进在于：所述第3位分频模块包括寄存器、置数模块、第七与非门和第八与非门；所述第七与非门和第八与非门的一个输入端相互连接构成所述第3位分频模块的输入端LOAD；所述第七与非门和第八与非门的另一个输入端分别连接所述置数模块的输出端L0N和输出端L1N；所述第七与非门和第八与非门的输出端分别连接所述寄存器的第一、第二输入端；所述置数模块的输入端C0和输入端C1分别作为所述第3位分频模块的输入端CIN0和输入端CIN1；所述寄存器的输入端Clk和输入端分别作为所述第3位分频模块的输入端CK和输入端C本文档来自技高网...

【技术保护点】
1.一种可编程分频器，其特征在于，包括：第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块，N为大于等于1的正整数；所述可编程分频器的输入端CK通过串联的第一反相器和第二反相器连接所述第0位分频模块的输入端CK，所述第一反相器和第二反相器的连接结点连接所述第0位分频模块的输入端CN；所述第0位分频模块的输出端OUT构成所述可编程分频器的输出端OUT；所述第0位分频模块的输出端Q和输出端QN分别连接所述第1位分频模块的输入端CK和输入端CN；所述第1位分频模块的输出端Q和输出端QN分别连接所述第2位分频模块的输入端CK和输入端CN；所述第2位分频模块的输出端Q和输出端QN分别连接第一个所述第3位分频模块的输入端CK和输入端CN；第n个所述第3位分频模块的输出端Q和输出端QN分别连接第n+1个所述第3位分频模块的输入端CK和输入端CN，n为正整数且n∈[1，N‑1]；所述第1位分频模块的输出端Q还连接至所述第一或非门的一个输入端；所述第2位分频模块的输出端Q与第一个所述第3位分频模块的输出端Q分别连接至所述第二或非门的输入端；当所述N为大于1的奇数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个第三或非门的输入端，其中m为偶数且m∈[2，N‑1]；当所述N为大于1的偶数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个所述第三或非门的输入端，其中m为偶数且m∈[2，N‑2]，第N个所述第3位分频模块输出端Q连接一个第三反相器；所述第三或非门、第二或非门与第三反相器的输出端均连接至所述第一与非门的输入端，所述第一与非门的输出端连接所述第一或非门的另一个输入端；所述第一或非门的输出端连接所述第0位分频模块的输入端ALLZERO；所述第0位分频模块的输入端RSTN与所述第3位分频模块的输入端RSTN连接构成所述可编程分频器的输入端RSTN；所述第0位分频模块的输出端LOAD1连接所述第1位分频模块的输出端LOAD；所述第0位分频模块的输出端LOAD2、第2位分频模块的输出端LOAD和第3位分频模块的输出端LOAD连接；所述第0位分频模块的输入端CIN连接所述第1位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<0>；所述第1位分频模块的输入端CIN1连接所述第2位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<1>；所述第2位分频模块的输入端CIN1连接第一个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<2>；第M个所述第3位分频模块的输入端CIN1连接第M+1个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<M+1>，M为正整数且M∈[2，N‑1]。...

【技术特征摘要】
1.一种可编程分频器，其特征在于，包括：第一或非门、第一与非门、第二或非门、第0位分频模块、第1位分频模块、第2位分频模块和N个第3位分频模块，N为大于等于1的正整数；所述可编程分频器的输入端CK通过串联的第一反相器和第二反相器连接所述第0位分频模块的输入端CK，所述第一反相器和第二反相器的连接结点连接所述第0位分频模块的输入端CN；所述第0位分频模块的输出端OUT构成所述可编程分频器的输出端OUT；所述第0位分频模块的输出端Q和输出端QN分别连接所述第1位分频模块的输入端CK和输入端CN；所述第1位分频模块的输出端Q和输出端QN分别连接所述第2位分频模块的输入端CK和输入端CN；所述第2位分频模块的输出端Q和输出端QN分别连接第一个所述第3位分频模块的输入端CK和输入端CN；第n个所述第3位分频模块的输出端Q和输出端QN分别连接第n+1个所述第3位分频模块的输入端CK和输入端CN，n为正整数且n∈[1，N-1]；所述第1位分频模块的输出端Q还连接至所述第一或非门的一个输入端；所述第2位分频模块的输出端Q与第一个所述第3位分频模块的输出端Q分别连接至所述第二或非门的输入端；当所述N为大于1的奇数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个第三或非门的输入端，其中m为偶数且m∈[2，N-1]；当所述N为大于1的偶数时，第m个所述第3位分频模块输出端Q与所述第m+1个所述第3位分频模块的输出端Q连接一个所述第三或非门的输入端，其中m为偶数且m∈[2，N-2]，第N个所述第3位分频模块输出端Q连接一个第三反相器；所述第三或非门、第二或非门与第三反相器的输出端均连接至所述第一与非门的输入端，所述第一与非门的输出端连接所述第一或非门的另一个输入端；所述第一或非门的输出端连接所述第0位分频模块的输入端ALLZERO；所述第0位分频模块的输入端RSTN与所述第3位分频模块的输入端RSTN连接构成所述可编程分频器的输入端RSTN；所述第0位分频模块的输出端LOAD1连接所述第1位分频模块的输出端LOAD；所述第0位分频模块的输出端LOAD2、第2位分频模块的输出端LOAD和第3位分频模块的输出端LOAD连接；所述第0位分频模块的输入端CIN连接所述第1位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<0>；所述第1位分频模块的输入端CIN1连接所述第2位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<1>；所述第2位分频模块的输入端CIN1连接第一个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<2>；第M个所述第3位分频模块的输入端CIN1连接第M+1个所述第3位分频模块的输入端CIN0构成所述可编程分频器的输入端CIN<M+1&g...

【专利技术属性】
技术研发人员：孙嘉斌，贾一平，刘雨婷，周丽萍，陈倩，胡凯，孙晓哲，
申请(专利权)人：南京胜跃新材料科技有限公司，
类型：新型
国别省市：江苏,32