A semiconductor device includes a field effect transistor (FET). FET includes channel area and source/drain area adjacent to channel area. The FET also includes a gate electrode arranged above the channel area. FET is an n-type FET and the channel area is made of Si. Source/drain regions include epitaxial layers containing Si1_x_yM1xM2y, in which M1 is one or more of Ge and Sn, and M2 is one or more of P and AS, and 0.01 < x < 0.1. The present invention embodies a semiconductor device and a manufacturing method thereof.
【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术实施例涉及制造半导体集成电路的方法，并且更特别地涉及制造包括鳍式场效应晶体管(FinFET)的半导体器件的方法以及半导体器件。
技术介绍
随着半导体产业已进入纳米技术工艺节点以追求更高的器件密度、更高的性能和较低的成本，来自制造和设计问题的挑战已导致诸如鳍式场效应晶体管(FinFET)的三维设计的发展和使用具有高k(介电常数)材料的金属栅极结构。通常通过使用栅极替换技术来制造金属栅极结构,并且通过使用外延生长方法来形成源极和漏极。
技术实现思路
根据本专利技术的一些实施例，提供了一种包括场效应晶体管(FET)的半导体器件，所述场效应晶体管包括；沟道区和源极/漏极区，所述源极/漏极区设置为邻近所述沟道区；以及栅电极，设置在所述沟道区上方，其中：所述沟道区由Si制成，以及所述源极/漏极区包括外延层，其中，所述外延层包括掺杂有Ga的SiGe、掺杂有Ga的GeSn和掺杂有Ga的SiGeSn中的至少一种。根据本专利技术的另一些实施例，还提供了一种包括鳍式场效应晶体管(FinFET)的半导体器件，包括：p型鳍式场效应晶体管，包括第一鳍结构、第一源...
【技术保护点】
1.一种包括场效应晶体管(FET)的半导体器件，所述场效应晶体管包括；沟道区和源极/漏极区，所述源极/漏极区设置为邻近所述沟道区；以及栅电极，设置在所述沟道区上方，其中：所述沟道区由Si制成，以及所述源极/漏极区包括外延层，其中，所述外延层包括掺杂有Ga的SiGe、掺杂有Ga的GeSn和掺杂有Ga的SiGeSn中的至少一种。
【技术特征摘要】
2017.11.30 US 62/593,061;2018.02.28 US 15/908,2651.一种包括场效应晶体管(FET)的半导体器件，所述场效应晶体管包括；沟道区和源极/漏极区，所述源极/漏极区设置为邻近所述沟道区；以及栅电极，设置在所述沟道区上方，其中：所述沟道区由Si制成，以及所述源极/漏极区包括外延层，其中，所述外延层包括掺杂有Ga的SiGe、掺杂有Ga的GeSn和掺杂有Ga的SiGeSn中的至少一种。2.根据权利要求1所述的半导体器件，其中，所述场效应晶体管是p型场效应晶体管。3.根据权利要求1所述的半导体器件，其中，所述外延层包括掺杂有Ga的Si1-x-yGexSny，其中，0.6≤x≤1.0。4.根据权利要求2所述的半导体器件，其中，Ga的浓度在从1×1018个原子/cm3至1×1022个原子/cm3的范围内。5.根据权利要求2所述的半导体器件，其中，所述外延层进一步掺杂有硼或铟。6.根据权利要求2所述的半导体器件，其中，Ga的浓度从所述外延层的外表面向所述外延层内部减小。7.一种包括鳍式场效应晶体管(FinFET)的半导体器件，包括：p型鳍式场效应晶体管，包括第一鳍结构、第一源极/漏极结构和与所述第一...
【专利技术属性】
技术研发人员：彭成毅，卡洛斯·H·迪亚兹，蔡俊雄，林佑明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。