半导体存储器制造技术

实施方式提供一种能够提高存储器系统的动作特性的半导体存储器。实施方式的半导体存储器包含：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路、及保存第2优先级的第2电路，控制所述第1及第2平面的动作。在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，当所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。

Semiconductor memory

The embodiment provides a semiconductor memory capable of improving the operation characteristics of a memory system. The semiconductor memory of the embodiment includes: the first plane, including the first memory cell array; the second plane, including the second memory cell array; and the control circuit, including the first circuit for storing the first priority and the second circuit for storing the second priority, to control the actions of the first and second planes. In the case of parallel execution of the first action of the first priority for the first plane and the second action of the second priority for the second plane, when the second priority is higher than the first priority, the control circuit controls the first processing in a manner that the time points of the first processing in the first action do not overlap with the time points of the second processing in the second action. \u3002

【技术实现步骤摘要】
半导体存储器[相关申请]本申请享有以日本专利申请2017-230595号(申请日：2017年11月30日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本实施方式涉及一种半导体存储器。
技术介绍
像闪速存储器这样的半导体存储器用于各种电子机器。
技术实现思路
[专利技术要解决的问题]实施方式提供一种能够提高存储器系统的动作特性的半导体存储器。实施方式的半导体存储器包含：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路及保存第2优先级的第2电路，控制所述第1及第2平面的动作。在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，所述控制电路在所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。附图说明图1是表示第1实施方式的半导体存储器及存储器系统的一个例子的示意图。图2是表示第1实施方式的半导体存储器的构成例的框图。图3是表示第1实施方式的半导体存储器的构成例的框图本文档来自技高网...

【技术保护点】
1.一种半导体存储器，具备：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路、及保存第2优先级的第2电路，控制所述第1及第2平面的动作；且在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，当所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。

【技术特征摘要】
2017.11.30 JP 2017-2305951.一种半导体存储器，具备：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路、及保存第2优先级的第2电路，控制所述第1及第2平面的动作；且在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，当所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。2.根据权利要求1所述的半导体存储器，其中所述控制电路包含与所述第1平面对应的第1序列发生器、及与所述第2平面对应的第2序列发生器，且所述第2序列发生器输出表示所述第2处理的开始的第1信号，所述第1序列发生器基于所述第1信号，控制所述第1处理开始的时点。3.根据权利要求2所述的半导体存储器，其中所述第1...

【专利技术属性】
技术研发人员：常盘直哉，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP