用于减小三维存储器件中的应力的结构和方法技术

公开了对抗应力结构和用于形成对抗应力结构的方法的实施例。本公开描述了一种半导体晶片，其包括：具有形成在其上的电介质层的衬底以及电介质层中的器件区。所述器件区包括至少一个半导体器件。所述半导体晶片还包括相邻与所述器件区的牺牲区，其中，所述牺牲区包括被配置为抵消形成在所述器件区中的晶片应力的至少一个对抗应力结构。

Structure and Method for Reducing Stress in Three-Dimensional Memory Devices

An embodiment of a stress-resistant structure and a method for forming a stress-resistant structure is disclosed. The present disclosure describes a semiconductor wafer comprising a substrate having a dielectric layer formed thereon and a device region in the dielectric layer. The device area includes at least one semiconductor device. The semiconductor wafer also includes a sacrificial area adjacent to the device area, wherein the sacrificial area includes at least one stress-resistant structure configured to counteract the stress of the wafer formed in the device area.

【技术实现步骤摘要】
【国外来华专利技术】用于减小三维存储器件中的应力的结构和方法
本公开总体上涉及半导体技术的领域，并且更具体地讲，涉及一种用于减小在用于形成三维(3D)存储器件的半导体晶片中的应力的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法、以及制造工艺，使平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得越来越具挑战性，而且成本日益趋高。于是，平面存储单元的存储密度不断接近上限。三维(3D)存储架构可以解决平面存储单元中的密度限制的问题。
技术实现思路
本公开中描述了具有对抗应力结构的三维(3D)NAND存储器件和用于形成所述存储器件的方法的实施例。在一些实施例中，半导体晶片包括具有形成在其上的电介质层的衬底和电介质层中的器件区。器件区包括至少一个半导体器件。半导体晶片还包括与器件区相邻的牺牲区，其中，牺牲区包括被配置为抵消形成在器件区中的晶片应力的至少一个对抗应力结构。在一些实施例中，半导体晶片包括管芯阵列，其中，管芯阵列中的每个管芯具有第一类型的晶片应力。半导体晶片还包括管芯阵列中的相邻管芯之间的牺牲区和形成在牺牲区中的多个半导体结构。每个半导体结构包括被配置为产生用本文档来自技高网...

【技术保护点】
1.一种半导体晶片，包括：衬底，其具有形成在所述衬底上的电介质层；器件区，其在所述电介质层中并且包括至少一个半导体器件；以及与所述器件区相邻的牺牲区，其中，所述牺牲区包括被配置为抵消形成在所述器件区中的晶片应力的至少一个对抗应力结构。

【技术特征摘要】
【国外来华专利技术】1.一种半导体晶片，包括：衬底，其具有形成在所述衬底上的电介质层；器件区，其在所述电介质层中并且包括至少一个半导体器件；以及与所述器件区相邻的牺牲区，其中，所述牺牲区包括被配置为抵消形成在所述器件区中的晶片应力的至少一个对抗应力结构。2.根据权利要求1所述的半导体晶片，其中，所述至少一个对抗应力结构包括高应力材料。3.根据权利要求2所述的半导体晶片，其中，所述高应力材料包括钨。4.根据权利要求1所述的半导体晶片，其中，所述至少一个对抗应力结构形成在所述电介质层中，并且延伸到所述衬底中。5.根据权利要求1所述的半导体晶片，其中，所述至少一个对抗应力结构的宽度在大约0.1μm和大约0.5μm之间，并且所述至少一个对抗应力结构的深度在大约4μm和大约10μm之间。6.根据权利要求1所述的半导体晶片，其中，形成在所述器件区中的所述晶片应力是压应力，并且所述至少一个对抗应力结构被配置为产生张应力。7.根据权利要求1所述的半导体晶片，其中，形成在所述器件区中的所述晶片应力是张应力，并且所述至少一个对抗应力结构被配置为产生压应力。8.根据权利要求1所述的半导体晶片，其中，所述牺牲区包括所述半导体晶片的切割线。9.根据权利要求1所述的半导体晶片，其中，所述器件区包括三维(3D)存储结构。10.根据权利要求1所述的半导体晶片，其中，所述器件区包括外围器件。11.根据权利要求1的半导体晶片，还包括设置在所述至少一个对抗应力结构的顶表面上的另一个电介质层。12.一种半导体晶片，包括：管芯阵列，其中，所述管芯阵列中的每个管芯包括第一类型的晶片应力；所述管芯阵列中的相邻管芯之间的牺牲区；以及形成在所述牺牲区中的多个半导体结构，其中，每个半导体结构包括被配置为产生用于抵消所...

【专利技术属性】
技术研发人员：孙坚华，李思晢，夏季，魏勤香，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42