垂直纳米线晶体管及其形成方法技术

本申请公开了一种垂直纳米线晶体管的形成方法，包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成栅堆叠，环绕第二源漏区形成第二隔离层，如此，通过先隔离再形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管性能，并且，该方法能在垂直方向大规模集成，有利于减小版图面积，提高垂直纳米线晶体管的集成度。本申请还公开了对应的垂直纳米线晶体管。

【技术实现步骤摘要】
垂直纳米线晶体管及其形成方法
本申请涉及半导体
，尤其涉及一种垂直纳米线晶体管及其形成方法。
技术介绍
随着科学技术的发展，集成电路技术尺寸持续微缩，横向的鳍式场效应晶体管(FinField-EffectTransistor，FinFET)和环栅纳米线晶体管(Gate-All-Around，GAA)的微缩在5纳米以下受到限制。但是，垂直纳米线器件可以继续延续摩尔定律，其器件尺寸可继续微缩，从而带来更高的集成度。然而，如何提高垂直纳米线器件的性能以及如何产业化，是仍需解决的问题。
技术实现思路
有鉴于此，本申请提供了一种垂直纳米线晶体管的形成方法，该方法通过先形成隔离层，再形成沟道的方式形成器件层，一方面具有较好的隔离效果，减轻了漏电、寄生效应对器件性能的影响，另一方面，能够在垂直方向上逐层堆叠器件层，有利于提高器件集成度。本申请第一方面提供了一种垂直纳米线晶体管的形成方法，所述方法包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层；每个所述器件层的形成方法包括：形成具有通孔的第一隔离层；在所述通孔中形成第一源漏区；在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。可选的，所述在所述第一源漏区上形成沟道区；在所述沟道区上形成第二源漏区包括：外延生长沟道层；在所述沟道层上形成外延源漏层；在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层；其中，刻蚀后的沟道层为沟道区，刻蚀后的外延源漏层为第二源漏区。可选的，所述在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层包括：生长第一覆盖层；在所述通孔之上的第一覆盖层中形成开口；在所述开口中形成掩膜层；以所述掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。可选的，形成所述开口所采用的掩膜版为形成所述通孔的掩膜版。可选的，所述栅堆叠的形成方法包括：生长栅堆叠，所述栅堆叠包括栅介质层和栅极；去除所述掩膜层之上的栅堆叠；以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐；去除所述掩膜层。本申请第二方面形成了一种垂直纳米线晶体管，包括：衬底和位于所述衬底之上沿垂直方向堆叠的至少一个器件层；该至少一个器件层包括：第一隔离层，以及嵌入于其中的第一源漏区；位于所述第一源漏区之上的沟道区；位于所述沟道区之上的第二源漏区；环绕所述第二源漏区的第二隔离层；环绕所述沟道区的栅堆叠，所述栅堆叠包括栅介质层和栅极，嵌入于所述第一隔离层和所述第二隔离层之间。可选的，所述栅介质层在所述沟道区的侧壁和所述第一隔离层的底部形成，其形貌为“L”型。可选的，所述栅极包括依次层叠的功函数层和栅导体层，所述功函数层覆盖所述栅介质层。可选的，所述第一源漏区、所述沟道区和所述第二源漏区的外壁在垂直于所述衬底方向上基本平齐。可选的，所述器件层为多个，所述器件层中相邻的器件层分别为P型器件和N型器件。可选的，所述器件层为多个，所述器件层中相邻器件层的第一源漏区和第二源漏区依次相接。可选的，还包括：在所述至少一个器件层中位于顶部的器件层之上的接触塞。可选的，所述器件层为多个，所述器件层中相邻器件层之间以第三隔离层隔离。可选的，还包括：在所述至少一个器件层中每个器件层的顶部或侧壁形成的接触塞。可选的，通过三五族元素对应的化合物中的至少一种形成所述沟道区。从以上技术方案可以看出，本申请实施例具有以下优点：本申请实施例提供了一种垂直纳米线晶体管的形成方法，具体地，在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成有栅堆叠，环绕第二源漏区形成有第二隔离层，如此，通过先隔离再形成沟道区的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管的性能。并且，该方法能够在垂直方向逐层堆叠器件层，有利于大规模集成，减小版图面积，提高垂直纳米线晶体管的集成度，如此使得该方法可以在产业上推广应用。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1A为本申请实施例中垂直纳米线晶体管的形成方法的流程图；图1B为本申请实施例中垂直纳米线晶体管的一个结构示意图；图2A至图2I为本申请实施例提供的形成方法中用于形成器件层的一系列制程对应的结构示意图；图2J至图2L为本申请实施例提供的形成方法中用于形成漏引出的一系列制程对应的结构示意图；图3为本申请实施例中垂直纳米线晶体管的一个结构示意图。具体实施方式为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。针对如何提高垂直纳米线器件的性能以及如何产业化这一技术问题，本申请提供了一种垂直纳米线晶体管的形成方法，包括在衬底上沿垂直方向依次堆叠形成至少一个器件层，每个器件层的形成方法包括形成具有通孔的第一隔离层，在所述通孔中形成第一源漏区，在所述第一源漏区上形成沟道，以及在所述沟道区上形成第二源漏区，其中，环绕所述沟道形成有栅堆叠，环绕所述第二源漏区形成有第二隔离层，如此，通过先隔离后形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管的性能。并且，该方法能够在垂直方向上逐层堆叠器件层，有利于大规模集成，减小版图面积，提高垂直纳米线晶体管的集成度，进而使得能够在产业上推广应用。在该方法中，器件层可以是一层，也可以是多层。当器件层为多个时，相邻器件层可以共用电极，具体地，多个器件层中相邻器件层的第一源漏区和第二源漏区依次相接，也即源极和漏极依次相接，如此，可以节省形成垂直纳米线晶体管的工序。当然，在本申请实施例其他可能的实现方式中，相邻器件层也可以不共用电极，即每个器件层具有独立的源极和漏极，在具体实现时，多个本文档来自技高网...

【技术保护点】
1.一种垂直纳米线晶体管的形成方法，其特征在于，所述方法包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层；每个所述器件层的形成方法包括：形成具有通孔的第一隔离层；在所述通孔中形成第一源漏区；在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。

【技术特征摘要】
1.一种垂直纳米线晶体管的形成方法，其特征在于，所述方法包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层；每个所述器件层的形成方法包括：形成具有通孔的第一隔离层；在所述通孔中形成第一源漏区；在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。2.根据权利要求1所述的方法，其特征在于，所述在所述第一源漏区上形成沟道区；在所述沟道区上形成第二源漏区包括：外延生长沟道层；在所述沟道层上形成外延源漏层；在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层；其中，刻蚀后的沟道层为沟道区，刻蚀后的外延源漏层为第二源漏区。3.根据权利要求2所述的方法，其特征在于，所述在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层包括：生长第一覆盖层；在所述通孔之上的第一覆盖层中形成开口；在所述开口中形成掩膜层；以所述掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。4.根据权利要求3所述的方法，其特征在于，形成所述开口所采用的掩膜版为形成所述通孔的掩膜版。5.根据权利要求3所述的方法，其特征在于，所述栅堆叠的形成方法包括：生长栅堆叠，所述栅堆叠包括栅介质层和栅极；去除所述掩膜层之上的栅堆叠；以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐；去除所述掩膜层。6.根据权利要求1至5任一项所述的方法，其特征在于，所述器件层为多个，所述至少一个器件层中相邻器件层的第一源漏区和第二源漏区依次相接。7.根据...

【专利技术属性】
技术研发人员：姚佳欣，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11