双侧面量子点器件制造技术

本文公开的是一种量子点器件以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：具有第一和第二量子阱层的量子阱堆叠，设置在量子阱堆叠上使得第一量子阱层被设置在垒层和第一组栅之间的第一组栅，从第一组栅延伸到量子点器件的第一面的第一组导电通路，设置在量子阱堆叠上使得第二量子阱层被设置在垒层和第二组栅之间的第二组栅，以及从第二组栅延伸到量子点器件的第二面的第二组导电通路，其中第二面与第一面不同。

Double-sided Quantum Dot Devices

This paper discloses a quantum dot device and related computing devices and methods. For example, in some embodiments, a quantum dot device may include: a stack of quantum wells with first and second quantum well layers, arranged on the stack of quantum wells so that the first quantum well layer is set between the barrier layer and the first group of gates, a first group of conductive paths extending from the first group of gates to the first side of the quantum dot device, and a second quantum well stack. The well layer is set between the barrier layer and the second group of gates, and the second group of conductive paths extending from the second group of gates to the second side of the quantum dot device, in which the second side is different from the first.

【技术实现步骤摘要】
【国外来华专利技术】双侧面量子点器件
技术介绍
量子计算指代与使用量子力学现象来操纵数据的计算系统有关的研究领域。这些量子力学现象——诸如叠加（其中量子变量可以同时存在于多个不同状态中）和纠缠（其中多个量子变量具有与它们的空间或时间上的距离无关的相关状态）——在经典计算的世界中不具有类似物，并且因此不能够利用经典计算设备来实现。附图说明通过结合附图的以下详细描述将容易地理解实施例。为了便于本描述，相同的附图标记标明相同的结构元件。以示例的方式而非以限制的方式在附图的各图中图示实施例。图1-3是根据各种实施例的量子点器件的剖视图。图4-28图示了根据各种实施例的量子点器件的制造中的各种示例阶段。图29是量子点器件的另一个实施例的剖视图。图30-49图示了根据各种实施例的图29的量子点器件的制造中的各种示例阶段。图50-51是根据各种实施例的可以被用在量子点器件中的量子阱堆叠的各种示例的剖视图。图52图示了根据各种实施例的具有在单个量子阱堆叠上的多个群组的栅的量子点器件的实施例。图53-54图示了量子点器件中的掺杂区域的各种实施例的详细视图。图55-58图示了根据各种实施例的量子点器件的制造中的各种替换阶段。图59是根据各种实施例的具有多个互连层的量子点器件的剖视图。图60是根据各种实施例的量子点器件封装的剖视图。图61A和61B是可以包括在本文中公开的任何量子点器件的晶片和管芯的顶视图。图62是可以包括在本文中公开的任何量子点器件的器件组装件的侧面剖视图。图63是根据各种实施例的操作量子点器件的说明性方法的流程图。图64是根据各种实施例的操作量子点器件的说明性方法的流程图。图65是根据各种实施例的示例量子计算设备的框图，该量子计算设备可以包括在本文中公开的任何量子点器件。具体实施方式在本文中公开的是量子点器件，以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：具有第一和第二量子阱层的量子阱堆叠、设置在量子阱堆叠上使得第一量子阱层被设置在垒层与第一组栅之间的第一组栅、从第一组栅延伸到量子点器件的第一面的第一组导电通路、设置在量子阱堆叠上使得第二量子阱层被设置在垒层与第二组栅之间的第一组栅、以及从第二组栅延伸到量子点器件的第二面的第二组导电通路，其中第二面与第一面不同。在本文中公开的量子点器件可以使得能够形成量子点以用作量子计算设备中的量子比特（“量子位”），以及控制这些量子点以实行量子逻辑运算。不像先前的用以量子点形成和操纵的方法，在本文中公开的量子点器件的各种实施例提供量子点的强空间定位（以及因此对量子点相互作用和操纵的良好控制）、在被包括在器件中的量子点的数目方面的良好可扩缩性、和/或在做出对量子点器件的电连接以将量子点器件集成在较大计算设备中的方面的设计灵活性。在以下详细描述中，对形成详细描述的一部分的附图做出参考，并且其中通过说明的方式示出了可以被实践的实施例。要理解的是，可以利用其它实施例，并且在不偏离本公开的范围的情况下，可以进行结构的或逻辑的变化。因此，并不以限制意义考虑以下详细描述。可以以最有助于理解所要求保护的主题的方式将各种操作描述为依次的多个分立的动作或操作。然而，描述的次序不应当被解释为暗示这些操作必然是依赖于顺序的。特别地，可以不以展示的次序来实行这些操作。可以以与所描述的实施例不同的次序来实行所描述的操作。可以实行各种附加的操作，和/或可以在附加的实施例中省略所描述的操作。出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。术语“在......之间”当关于测量范围而被使用时，是把测量范围的端点包括在内的。如本文中使用的，符号“A/B/C”意指(A)、(B)和/或(C)。该描述使用短语“在一个实施例中”或“在实施例中”，其均可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于视角的描述，诸如“在......上面”、“在......下面”、“顶部”、“底部”和“侧面”；这样的描述被用来便于讨论，并且不意图限制所公开的实施例的应用。附图不一定是按比例绘制的。如本文中使用的，“高k电介质”指代介电常数高于氧化硅的材料。图1-3是根据各种实施例的量子点器件100的剖视图。特别地，图2图示了沿着图1的截面A-A截取的量子点器件100（同时图1图示了沿着图2的截面C-C截取的量子点器件100），并且图3图示了沿着图1的截面B-B截取的量子点器件100，其中没有示出许多组件以更容易地图示可以如何使栅106/108图案化（而图1图示了沿着图3的截面D-D截取的量子点器件100）。虽然图1指示了图2中图示的横截面是穿过鳍部104-1截取的，穿过鳍部104-2截取的类似横截面可以是相同的，并且因此图2的讨论可以一般指代“鳍部104”。量子点器件100可以包括由绝缘材料128间隔开的多个鳍部104。鳍部104可以包括：量子阱堆叠147，其可包括由垒层154所间隔开的量子阱层152-1和量子阱层152-2。量子阱堆叠147可以被形成为材料堆叠146的部分，其示例在下面关于图50-51进行详细讨论。尽管在图1-3中仅示出了两个鳍部104-1和104-2，但是这仅仅是为了易于说明，并且可以在量子点器件100中包括多于两个鳍部104。在一些实施例中，量子点器件100中包括的鳍部104的总数量是偶数，其中组织成对的鳍部104包括一个有源鳍部104和一个读取鳍部104，如下面详细讨论的。当量子点器件100包括多于两个鳍部104时，鳍部104可在行中成对布置（例如，可在1x2N行或2xN行中布置总共2N个鳍部）或在更大阵列中被成对布置（例如，总共2N个鳍部可被布置为4xN/2阵列、6xN/3阵列等）。为了说明的简便，本文的讨论将很大程度上聚焦于鳍部104的单个对，但是本公开的所有教导应用于具有更多鳍部104的量子点器件100。如上文指出的，鳍部104中的每一个可以包括两个量子阱层152。可以垂直于Z方向来布置被包括在鳍部104中的量子阱层152，并且该量子阱层152可以提供其中二维电子气（2DEG）可以形成以使得能够在操作量子点器件100期间生成量子点的层，如下面进一步详细讨论的。量子阱层152自身可以提供关于鳍部104中的量子点的z位置的几何约束，并且鳍部104（以及因此量子阱层152）在y方向上的有限范围可以提供关于鳍部104中的量子点的y位置的几何约束。为了控制鳍部104中的量子点的x位置，可以对被设置在鳍部104上的栅施加电压，以调整x方向上沿着鳍部104的能量分布，并且由此约束在量子阱内的量子点的x位置（在下文关于栅106/108进行详细讨论）。鳍部104的尺寸可以采取任何适合的值。例如，在一些实施例中，鳍部104可以均具有在10与30纳米之间的宽度162。在一些实施例中，鳍部104可以均具有在200纳米与400纳米之间（例如，在250纳米与350纳米之间，或者等于300纳米）的高度164。鳍部104可以平行布置，如在图1和图3中图示的，并且可以被绝缘材料128间隔开，该绝缘材料本文档来自技高网...

【技术保护点】
1.一种量子点器件组装件，包括：量子点器件，包括：量子阱堆叠，包括第一和第二量子阱层，第一组栅，所述第一组栅被设置在所述量子阱堆叠上，使得所述第一量子阱层被设置在所述第二量子阱层和所述第一组栅之间，第一组导电通路，所述第一组导电通路从所述第一组栅延伸到所述量子点器件的第一面，第二组栅，所述第二组栅被设置在所述量子阱堆叠上，使得所述第二量子阱层被设置在所述第一量子阱层和所述第二组栅之间，以及第二组导电通路，所述第二组导电通路从所述第二组栅延伸到所述量子点器件的第二面，其中所述第二面与所述第一面不同。

【技术特征摘要】
【国外来华专利技术】1.一种量子点器件组装件，包括：量子点器件，包括：量子阱堆叠，包括第一和第二量子阱层，第一组栅，所述第一组栅被设置在所述量子阱堆叠上，使得所述第一量子阱层被设置在所述第二量子阱层和所述第一组栅之间，第一组导电通路，所述第一组导电通路从所述第一组栅延伸到所述量子点器件的第一面，第二组栅，所述第二组栅被设置在所述量子阱堆叠上，使得所述第二量子阱层被设置在所述第一量子阱层和所述第二组栅之间，以及第二组导电通路，所述第二组导电通路从所述第二组栅延伸到所述量子点器件的第二面，其中所述第二面与所述第一面不同。2.如权利要求1所述的量子点器件组装件，其中所述第二面与所述第一面相对。3.如权利要求1所述的量子点器件组装件，其中所述第一和第二面是管芯的第一和第二面。4.如权利要求1所述的量子点器件组装件，其中所述第一组导电通路包括更靠近所述第一量子阱层就更窄的逐渐变细的通孔，并且所述第二组导电通路包括更靠近所述第二量子阱层就更窄的逐渐变细的通孔。5.如权利要求1所述的量子点器件组装件，还包括：电路板，所述电路板被耦合到所述量子点器件的所述第一面。6.如权利要求1所述的量子点器件组装件，还包括：第一电子组件，所述第一电子组件被耦合到所述量子点器件的所述第一面；以及第二电子组件，所述第二电子组件被耦合到所述量子点器件的所述第二面。7.如权利要求6所述的量子点器件组装件，其中所述第一电子组件通过所述第一组导电通路与所述第一组栅进行电通信。8.如权利要求7所述的量子点器件组装件，其中所述第二电子组件通过所述第二组导电通路与所述第二组栅进行电通信。9.如权利要求6所述的量子点器件组装件，其中所述第一和第二电子组件通过所述量子点器件中的导电通路进行电通信。10.如权利要求1所述的量子点器件组装件，其中第一垒层被设置在所述第一和第二量子阱层之间，所述量子阱堆叠包括设置在所述第一量子阱层和所述第一组栅之间的第二垒层，并且所述量子阱堆叠包括设置在所述第二量子阱层和所述第二组栅之间的第三垒层。11.如权利要求1所述的量子点器件组装件，其中所述第一组导电通路具有第一布置，所述第二组导电通路具有第二布置，并且所述第一和第二布置是围绕所述量子阱堆叠的镜像。12.如权利要求1所述的量子点器件组装件，其中所述量子阱堆叠被包括在第一鳍部中，并且所述量子点器件还包括第二鳍部，所述第二鳍部包括另一量子阱堆叠。13.如权利要求1所述的量子点器件组装件，其中所述第一组栅至少部分地被设置在第一绝缘材料中的沟槽中，并且所述第一组栅在所述第一绝缘材料之上延伸。14.如权利要求13所述的量子点器件组装件，其中所述第二组栅至少部分地被设置在第二绝缘材料中的沟槽中，并且所述第二组栅在所述第二绝缘材料之上延伸。15.一种操作量子点器件的方法，包括：通过第一组导电通路将电信号施加到接近于量子阱堆叠的第一面所设置的第一组栅，以使得第一量子点在所述第一组栅之下在所述量子阱堆叠中的第一量子阱层中形成；通过第二组导电通路将电信号施加到接近于所述量子阱堆叠的第二面所设置的第二组栅，以使得第二量子点在所述第二组栅之下在所述量子阱堆叠中的第二量子阱...

【专利技术属性】
技术研发人员：R皮拉里塞蒂，JM罗伯茨，NK托马斯，HC乔治，JS克拉克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US