一种PIN二极管器件结构及其制备方法技术

本发明专利技术为一种PIN二极管器件结构及其制备方法。该二极管器件结构包括以下两种：第一种，二极管器件结构沿着外延生长方向依次包括：P‑型欧姆电极、P‑型重掺杂半导体传输层、N‑型插入层、N‑型本征层、N‑型重掺杂半导体传输层和N‑型欧姆电极；或者，第二种，二极管器件结构沿着外延生长方向依次包括：N‑型欧姆电极、N‑型重掺杂半导体传输层、N‑型本征层、N‑型插入层、P‑型重掺杂半导体传输层以及P‑型欧姆电极。本发明专利技术中利用极化效应的PIN二极管器件，生产成本低，制作工艺简单，正向工作性能好，实现了低于未利用化效应PIN器件10

A PIN Diode Device Structure and Its Preparation Method

The invention relates to a structure of a PIN diode device and a preparation method thereof. The structure of the diode device includes the following two kinds: first, the structure of the diode device along the epitaxy growth direction includes: P_type ohmic electrode, P_type heavily doped semiconductor transmission layer, N_type insertion layer, N_type intrinsic layer, N_type heavily doped semiconductor transmission layer and N_type ohmic electrode; or, second, the structure of the diode device is packaged along the epitaxy growth direction in turn. These include: N_type ohmic electrode, N_type heavily doped semiconductor transmission layer, N_type intrinsic layer, N_type insertion layer, P_type heavily doped semiconductor transmission layer and P_type ohmic electrode. The PIN diode device utilizing polarization effect in the invention has the advantages of low production cost, simple fabrication process, good forward working performance and lower than the unutilized PIN device 10.

【技术实现步骤摘要】
一种PIN二极管器件结构及其制备方法
本专利技术涉及电力电子器件
，具体地说是一种利用极化效应调控击穿电压的PIN二极管器件。
技术介绍
对于电力电子器件，目前的研究重点包括PIN二极管和肖特基势垒(SchottkySBD)二极管。1975年，自Glover.G.H.报道了第一个6H-SiCSBD以来，对于电力电子器件的研究一直持续至今。在器件的工艺制作及电学特性方面，K.Tone等人用Ni作肖特基接触和衬底的欧姆接触金属，多次注入Al形成P+区，采用MJTE的结终端技术制作了4H-SiCMPS，并对器件在室温至250℃条件下进行了测试，其I-V特性表明它具有类似PIN二极管的较小反向漏电流和优良正向特性。V.d’Alessandro等人基于600V的MPS器件详细讨论了PIN和Schottky部分的几何尺寸对其工作性能的影响。在过去的几十年里，pn结半导体接触和肖特基接触是实现整流特性基本元件，使用它们的半导体器件如：PIN二极管、双极晶体管、高电子移动晶体管、绝缘栅双极晶体管等都已经在当今得到了广泛的应用。PIN二极管是两边分别为重掺杂的n+型和p+型半导体，中间夹一层电阻率很高的本征层即I层，以实现较高的击穿电压，同时本征层的加入使PIN二极管不仅可以应用在低频到高频范围，还可用作光电二极管。近年来，PIN二极管由于其具有开关速度快，反向击穿电压高，可控功率大，损耗小，以及在正反向偏置下能得到近似短路和开路的良好特性，在军用，民用领域的电子装备中应用十分广泛，成为了不可或缺的关键器件，所以设计优良的PIN二极管显得极为重要。近年来，AlGaN/GaN基的肖特基势垒二极管由于其高电子迁移率、高临界击穿电场和高工作温度等优良特点，激发了学术界和工业界的巨大兴趣。现今，大量的科研工作都致力于在GaN基二极管的正反向性能上建立平衡，其中开启电压、导通电阻、反向漏电流和击穿电压就是影响二极管整流损耗特性和功率处理能力的关键参数，而提高击穿电压、减小正向开启电压以及实现两者之间的平衡就是优化二极管器件性能所面临的核心问题。
技术实现思路
本专利技术的目的是针对当前技术中存在的不足，提供一种PIN二极管器件结构及其制备方法。该结构改变PIN结构为“NIP”结构，并在P-型重掺杂半导体传输层和N-型本征层间插入一层AlGaN薄层，利用GaN/AlGaN间的极化效应所产生的电场与外加电压的电场方向相反这一特点，达到增加击穿电压的目的。本专利技术解决该技术问题所采用的技术方案是：一种PIN二极管器件结构，该二极管器件结构包括以下两种：第一种，二极管器件结构沿着外延生长方向依次包括：P-型欧姆电极、P-型重掺杂半导体传输层、N-型插入层、N-型本征层、N-型重掺杂半导体传输层和N-型欧姆电极；或者，第二种，二极管器件结构沿着外延生长方向依次包括：：N-型欧姆电极、N-型重掺杂半导体传输层、N-型本征层、N-型插入层、P-型重掺杂半导体传输层以及P-型欧姆电极；所述P-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。所述N-型插入层的材质为AlxGa1-xN，其中，应保证各组分系数0≤x≤1,厚度为1nm～1μm。所述N-型本征层的材质为GaN，厚度为10nm～10μm。所述N-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，厚度为200nm～3μm。所述N型欧姆电极的材质为Al/Au或Cr/Au，厚度为200nm～3μm。两个方法中，相同的层的材质和厚度范围均相同。所述的第一种PIN二极管器件结构的制备方法，包括如下步骤：第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，将衬底进行烘烤，去除表面的异物；第二步，在第一步处理后的衬底表面上外延生长缓冲层；第三步，在第二步得到的缓冲层外延生长厚度为P-型重掺杂半导体传输层；第四步，在第三步中得到的P-型重掺杂半导体传输层上外延生长N-型插入层；第五步，在第三步中得到的N-型插入层上外延生长厚度为N-型本征层,再生长N-型重掺杂半导体传输层；第六步，通过衬底去除工艺去除衬底、外延缓冲层及其表征；第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，再在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；由此制得本专利技术的利用极化效应的PIN二极管器件；所述的第二种PIN二极管器件结构的制备方法，包括如下步骤：第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，对衬底进行烘烤，将衬底表面的异物清除；第二步，在第一步处理后的衬底表面上外延生长缓冲层；第三步，在第二步得到的缓冲层上外延生长N-型重掺杂半导体传输层；第四步，在第三步中得到的N-型重掺杂半导体传输层上外延生长N-型本征层；第五步，在第四步中得到的N-型本征层上外延生长N-型插入层；再继续生长P-型重掺杂半导体传输层；第六步，通过衬底去除工艺去除的衬底、外延缓冲层及其表征；第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；由此制得本专利技术的利用极化效应的PIN二极管器件。本专利技术的实质性特点为：当前技术中，很多装置都是通过改进制造工艺、调节掺杂或是加入场板等来优化器件结构，来制备一个性能更为优异的PIN器件。而本专利技术首先改变了PIN器件整体结构，并通过插入了一层AlGaN薄层来控制AlGaN/GaN间的极化效应，从而达到提高PIN二极管击穿电压的效果。本专利技术引入了极化效应的理念，实现了PIN器件物理思维与结构上的双重创新，同时也得到了理想的器件性能。本专利技术的有益效果是：(1)本专利技术中的利用极化效应调控击穿电压的PIN二极管器件，通过改变原有PIN结构，在P-型重掺杂半导体传输层和N-型本征层中间插入一AlGaN薄层，利用GaN/AlGaN间的极化效应所产生的电场与外加电压的电场方向相反这一特点，提高击穿电压。(2)同时，AlGaN薄层的高掺杂浓度，使整个器件内部的载流子得到更好的扩展，增强了载流子输运，从而优化了器件的正向工作性，提高了发光二极管的效率。(3)本专利技术中利用极化效应的PIN二极管器件，生产成本低，制作工艺简单，正向工作性能好，实现了低于未利用化效应PIN器件106的漏电流，且击穿电压也由348V增加到747V，反向性能得到了极大提升。附图说明下面结合附图对本专利技术作近一步的说明。图1为现有技术中的标准PIN二极管器件结构示意图。图2为本专利技术的方法的实施案例1中，在衬底上外延生长出的外延片结构示意图。图3为本专利技术的方法的实施案例1中，通过湿法腐蚀工艺去除图2中所示外延片结构的衬底、外延缓冲层后的结构示意图。图4为本专利技术的方法的实施案例1中，在图3的上下重掺杂半导体传输层上制备欧姆电极后的利用极化效应的PIN二极管的器件结构示意图。图5为本专利技术的方法的实施案例2中，利用极化效应的PIN二极管的器件构示意图。图6为本专利技术的方法的实施案例1中，利用极化效应的PIN二极管与未用极化效应的PIN二极管的反向电流-电压曲线对比图。图7为本专利技术的方法的实施案例1本文档来自技高网...

【技术保护点】
1.一种PIN二极管器件结构，其特征为该二极管器件结构包括以下两种：第一种，二极管器件结构沿着外延生长方向依次包括：P‑型欧姆电极、P‑型重掺杂半导体传输层、N‑型插入层、N‑型本征层、N‑型重掺杂半导体传输层和N‑型欧姆电极；或者，第二种，二极管器件结构沿着外延生长方向依次包括：N‑型欧姆电极、N‑型重掺杂半导体传输层、N‑型本征层、N‑型插入层、P‑型重掺杂半导体传输层以及P‑型欧姆电极。

【技术特征摘要】
1.一种PIN二极管器件结构，其特征为该二极管器件结构包括以下两种：第一种，二极管器件结构沿着外延生长方向依次包括：P-型欧姆电极、P-型重掺杂半导体传输层、N-型插入层、N-型本征层、N-型重掺杂半导体传输层和N-型欧姆电极；或者，第二种，二极管器件结构沿着外延生长方向依次包括：N-型欧姆电极、N-型重掺杂半导体传输层、N-型本征层、N-型插入层、P-型重掺杂半导体传输层以及P-型欧姆电极。2.如权利要求1所述的PIN二极管器件结构，其特征为所述P-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。3.如权利要求1所述的PIN二极管器件结构，其特征为所述N-型插入层的材质为AlxGa1-xN，其中，应保证各组分系数0≤x≤1,厚度为1nm～1μm。4.如权利要求1所述的PIN二极管器件结构，其特征为所述N-型本征层的材质为GaN，厚度为10nm～10μm。5.如权利要求1所述的PIN二极管器件结构，其特征为所述N-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。6.如权利要求1所述的PIN二极管器件结构，其特征为所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，厚度为200nm～3μm。7.如权利要求1所述的PIN二极管器件结构，其特征为所述N型欧姆电极的材质为Al/Au或Cr/Au，厚度为200nm～3μm。8.如权利要求1所述的第一种PIN二极管器件结构的制备方法，其特征为第一种结构的制备包括如下步骤：第一步，在MOCVD(即金属有机...

【专利技术属性】
技术研发人员：张紫辉，侯旭，张勇辉，
申请(专利权)人：河北工业大学，
类型：发明
国别省市：天津,12