具有双层间隙壁的晶体管及其形成方法技术

本发明专利技术公开一种具有双层间隙壁的晶体管及其形成方法。该具有双层间隙壁的晶体管，包含有一栅极、一第一双层间隙壁以及一第二内层间隙壁。栅极设置于一基底上，其中栅极包含一栅极介电层以及一栅极电极，以及栅极介电层自栅极电极突出并覆盖基底。第一双层间隙壁设置于栅极侧边的栅极介电层上，其中第一双层间隙壁包含一第一内层间隙壁以及一第一外层间隙壁。第二内层间隙壁设置于第一双层间隙壁侧边的栅极介电层上，其中第二内层间隙壁具有一L型剖面结构。

Transistor with Double Gap Wall and Its Formation Method

The invention discloses a transistor with a double gap wall and a forming method thereof. The transistor with a double gap wall comprises a gate, a first double gap wall and a second inner gap wall. The gate is arranged on a substrate, in which the gate comprises a gate dielectric layer and a gate electrode, and the gate dielectric layer protrudes from the gate electrode and covers the substrate. The first double-layer gap wall is arranged on the gate dielectric layer at the side of the gate. The first double-layer gap wall comprises a first inner gap wall and a first outer gap wall. The second inner gap wall is arranged on the gate dielectric layer on the side of the first double gap wall, in which the second inner gap wall has an L-shaped profile structure.

【技术实现步骤摘要】
具有双层间隙壁的晶体管及其形成方法
本专利技术涉及一种具有间隙壁的晶体管及其形成方法，且特别是涉及一种具有双层间隙壁的晶体管及其形成方法。
技术介绍
在集成电路的制造过程中，场效晶体管(fieldeffecttransistor)是一种极重要的电子元件。现有的晶体管制作工艺是在基底上形成栅极结构之后，再于栅极结构相对两侧的基底中形成轻掺杂漏极结构(lightlydopeddrain,LDD)。接着于栅极结构侧边形成间隙壁(spacer)，并以此栅极结构及间隙壁做为掩模，进行离子注入步骤，以于基底中形成源极/漏极区。而为了要将晶体管的栅极、源极、与漏极适当电连接于电路中，因此需要形成接触插塞来进行导通。接触插塞中更形成有阻障层围绕其中的低电阻率材料以防止低电阻率材料向外扩散至其他区域等。随着半导体元件的尺寸越来越小，晶体管的制作工艺步骤也有许多的改进，以制造出体积小而高品质的晶体管。例如，可通过改良间隙壁的形状、尺寸以及在元件中的相对位置以提升半导体元件的效能。
技术实现思路
本专利技术提出一种具有双层间隙壁的晶体管及其形成方法，其形成多层双层间隙壁，并通过将双层间隙壁的内层间隙壁设置为具有L型剖面结构，以调整源/漏极至栅极的距离。本专利技术提供一种具有双层间隙壁的晶体管，包含有一栅极、一第一双层间隙壁以及一第二内层间隙壁。栅极设置于一基底上，其中栅极包含一栅极介电层以及一栅极电极，以及栅极介电层自栅极电极突出并覆盖基底。第一双层间隙壁设置于栅极侧边的栅极介电层上，其中第一双层间隙壁包含一第一内层间隙壁以及一第一外层间隙壁。第二内层间隙壁设置于第一双层间隙壁侧边的栅极介电层上，其中第二内层间隙壁具有一L型剖面结构。本专利技术提供一种具有双层间隙壁的晶体管，包含有一栅极介电层、一栅极电极、一间隙壁以及一第一双层间隙壁。栅极介电层设置于一基底上。栅极电极设置于栅极介电层上。间隙壁设置于栅极电极侧边的栅极介电层上。第一双层间隙壁设置于间隙壁侧边的栅极介电层上，其中第一双层间隙壁包含一第一内层间隙壁具有一L型剖面结构。本专利技术提供一种形成具有双层间隙壁的晶体管的方法，包含有下述步骤。首先，形成一栅极介电层以及一栅极电极于一基底上。接着，形成一第一双层间隙壁于栅极电极侧边的栅极介电层上，其中第一双层间隙壁包含一第一内层间隙壁以及一第一外层间隙壁。接续，形成一第二双层间隙壁于第一双层间隙壁侧边的栅极介电层上，其中第二双层间隙壁包含一第二内层间隙壁以及一第二外层间隙壁，且第二内层间隙壁具有一L型剖面结构。之后，移除第二外层间隙壁。基于上述，本专利技术提出一种具有双层间隙壁的晶体管及其形成方法，其形成多个双层间隙壁，以调整源/漏极至栅极的距离，俾能防止源/漏极至栅极之间所产生的高电场，而达到提升元件的所需电性需求的目的。并且，通过将双层间隙壁的内层间隙壁设置为具有L型剖面结构，可进一步避免例如源/漏极或金属硅化物等形成位置太靠近栅极。附图说明图1～图10为本专利技术一实施例的形成具有双层间隙壁的晶体管的方法的剖面示意图。主要元件符号说明10：隔离结构110：基底120、120a：栅极介电层122a、122b：高介电常数介电层124a、124b：牺牲电极层130a、130b：盖层132a、132b：氮化层134a、134b：氧化层142a、142b：间隙壁144a、144b：轻掺杂源/漏极150a、150b：第一双层间隙壁152：第一内层间隙壁材料154：第一外层间隙壁材料152a、152b：第一内层间隙壁154a、154b：第一外层间隙壁160b：第二双层间隙壁162、162a：第二内层间隙壁材料164、164a：第二外层间隙壁材料162b：第二内层间隙壁164b：第二外层间隙壁166：源/漏极166a：金属硅化物170：接触洞蚀刻停止层A：第一区B：第二区E1：第一栅极电极E2：第二栅极电极G1：第一栅极G2：第二栅极K1：第一部分K2：第二部分K3：第三部分K4：第四部分M1：第一金属栅极M2：第二金属栅极P1、P2：光致抗蚀剂R1：凹槽S1：平坦的顶面t1、t2、t3、t4、t5、t6：厚度W1、W2：宽度具体实施方式以下的实施例中，本专利技术的半导体制作工艺应用于一前置缓冲层及前置高介电常数介电层的后栅极制作工艺(GateLastforHigh-KFirst,BufferlayerFirstProcess)，但本专利技术不以此为限。再者，为简化本专利技术，以下的实施例以二晶体管为例，但本专利技术也可能应用的晶体管个数非限于此。图1～图10绘示的是本专利技术一实施例的形成具有双层间隙壁的晶体管的方法的剖面示意图。如图1所示，形成一第一栅极G1以及一第二栅极G2于一基底110上。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。基底110包含一第一区A以及一第二区B。在本实施例中，第一栅极G1位于第一区A，而第二栅极G2位于第二区B，且第一区A为一逻辑电路的主动区等一低压电路的主动区，而第二区B为一高压电路的主动区，因而所形成的第一栅极G1为一低电压晶体管的一栅极，而第二栅极G2为一中电压晶体管的一栅极，但本专利技术不以此为限。因此，在本实施例中的第一栅极G1的尺寸小于第二栅极G2的尺寸，而第一栅极G1在栅极通道长度方向上的宽度W1小于第二栅极G2在栅极通道长度方向上的宽度W2，但本专利技术不以此为限。详细而言，形成具有不同尺寸的第一栅极G1以及第二栅极G2于基底110上的步骤：可先在基底110上以蚀刻及光刻程序形成平坦的一隔离结构10。在本实施例中，隔离结构10例如为一浅沟隔离(shallowtrenchisolation,STI)结构，其例如以一浅沟隔离制作工艺形成，但本专利技术不以此为限。当然，在其他实施例中，隔离结构10可为一场氧化层(fieldoxide,FOX)等的绝缘结构，本专利技术不以此为限。续之，可先选择性形成一凹槽R1于第二区B的基底110中，然后再全面形成栅极介电层120于第一区A以及第二区B的基底110上，因而第一区A的栅极介电层120的一厚度t1小于第二区B的栅极介电层120的一厚度t2。如此一来，本实施例的栅极介电层120具有一平坦的顶面S1。栅极介电层120可例如为以一原处蒸汽产生(in-situsteamgeneration,ISSG)制作工艺或热氧化制作工艺形成，但本专利技术不以此为限。在其他实施例中，也可先全面形成等厚度的介电层于第一区A及第二区B中，而后再移除部分或者薄化位于第一区A的介电层，因而可在第一区A的基底110上形成一较第二区B的介电层厚度薄的介电层(未绘示)。如此，本专利技术便可于第一区A及第二区B上形成不同厚度的介电层。之后，如图1所示，分别形成一第一栅极电极E1及一第二栅极电极E2于第一区A的栅极介电层120以及第二区B的栅极介电层120上。如此一来，栅极介电层120自第一栅极电极E1及第二栅极电极E2突出并覆盖基底110。详细而言，第一栅极电极E1由下而上可包含一高介电常数介电层122a、一牺牲电极层124a以及一盖层130a，且盖层130本文档来自技高网...

【技术保护点】
1.一种具有双层间隙壁的晶体管，包含有：栅极，设置于一基底上，其中该栅极包含栅极介电层以及栅极电极，以及该栅极介电层自该栅极电极突出并覆盖该基底；第一双层间隙壁，设置于该栅极侧边的该栅极介电层上，其中该第一双层间隙壁包含第一内层间隙壁以及第一外层间隙壁；第二内层间隙壁，设置于该第一双层间隙壁侧边的该栅极介电层上，其中该第二内层间隙壁具有一L型剖面结构。

【技术特征摘要】
1.一种具有双层间隙壁的晶体管，包含有：栅极，设置于一基底上，其中该栅极包含栅极介电层以及栅极电极，以及该栅极介电层自该栅极电极突出并覆盖该基底；第一双层间隙壁，设置于该栅极侧边的该栅极介电层上，其中该第一双层间隙壁包含第一内层间隙壁以及第一外层间隙壁；第二内层间隙壁，设置于该第一双层间隙壁侧边的该栅极介电层上，其中该第二内层间隙壁具有一L型剖面结构。2.如权利要求1所述的具有双层间隙壁的晶体管，其中该基底具有凹槽，且该栅极介电层设置于该凹槽中。3.如权利要求1所述的具有双层间隙壁的晶体管，其中突出自该栅极电极的该栅极介电层包含第一部分以及第二部分，其中该第一部分位于该第二内层间隙壁正下方，而该第二内层间隙壁未覆盖该第二部分。4.如权利要求3所述的具有双层间隙壁的晶体管，其中该第一部分的一厚度大该第二部分的一厚度。5.如权利要求1所述的具有双层间隙壁的晶体管，还包含：源/漏极，设置于该第二内层间隙壁侧边的该基底中。6.如权利要求1所述的具有双层间隙壁的晶体管，还包含：间隙壁，设置于该栅极以及该第一双层间隙壁之间的该基底上；以及轻掺杂源/漏极，设置于该间隙壁侧边的该基底中。7.如权利要求1所述的具有双层间隙壁的晶体管，还包含：第一栅极，设置于该基底上，其中该栅极为一中电压晶体管的一栅极，而该第一栅极为一低电压晶体管的一栅极，且具有该L型剖面结构该第二内层间隙壁仅设置于该栅极侧边的该基底上。8.一种具有双层间隙壁的晶体管，包含有：栅极介电层，设置于一基底上；栅极电极，设置于该栅极介电层上；间隙壁，设置于该栅极电极侧边的该栅极介电层上；以及第一双层间隙壁，设置于该间隙壁侧边的该栅极介电层上，其中该第一双层间隙壁包含第一内层间隙壁，具有一L型剖面结构。9.如权利要求8所述的具有双层间隙壁的晶体管，其中该基底具有凹槽，且该栅极介电层设置于该凹槽中。10.如权利要求8所述的具有双层间隙壁的晶体管，其中该栅极介电层突出自该栅极电极，且该栅极介电层包含第三部分以及第四部分，其中该第三部分位于该第一内层间隙壁正下方，而该第一内层间隙壁未覆盖该第四部分。11.如权利要求10所述的具有双层间隙壁的晶体管，其中该第三部分的一厚度大该第四部分的一厚度。12.如权利要求11所述的具有双层间隙壁的晶体管，还包含：源/漏极，设置于该第一内层间隙壁侧边的该基底中，其中该第四部分位于该源/漏极以及该第一内层间隙壁之间。13.如权利要求8所述的具有双层间隙壁的晶体管，还包含：轻掺杂源/漏极，设置于该间隙壁侧边的该基底中。14.一种形成具有双层间隙壁的晶体管的方法，包含有：形成一栅极介电层以及一栅极电极于一基底上；形成一第一双层间隙壁于该栅极电极侧边的该栅极介电层上，其中该第一双层间隙壁包含第一内层间隙壁以及第一外层间隙壁；形成一第二双层...

【专利技术属性】
技术研发人员：王家麟，江品宏，熊昌铂，吕佳纹，李年中，李文芳，王智充，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71