基于电流饥饿型环形振荡器的高速真随机数发生器制造技术

本发明专利技术公开了一种基于电流饥饿型环形振荡器的高速真随机数发生器，包括2个环形振荡器、2N个缓冲器、N个D触发器和1个并行/串行转换器；每个环形振荡器包括N（奇数）个反相器，N个反相器级联连接，每个反相器的输出作为下一个反相器的输入，最后一个反相器的输出反馈给第一个反向器；2个环形振荡器的第N级输出通过缓冲器分别连接第N个D触发器的时钟信号控制端CLK和输入端D；N个D触发器的输出端Q连接并行/串行转换器的输入端；并行/串行转换器的输出信号为真随机数发生器的最终输出。所提出的真随机数发生器，偏向于在温度不敏感区域工作，极大节省了功耗，提高了电路的吞吐量。

High Speed True Random Number Generator Based on Current Hunger Ring Oscillator

The invention discloses a high-speed true random number generator based on current starvation ring oscillator, which includes two ring oscillators, two N buffers, N D flip-flops and one parallel/serial converter; each ring oscillator includes N (odd) inverters, N inverters are cascaded, the output of each inverter is the input of the next inverter, and the last one is the inverter. The output of the two ring oscillators is fed back to the first reverser; the N-stage output of the two ring oscillators connects the clock signal control terminal CLK and the input terminal D of the N-D flip-flop through buffers; the output terminal Q of the N-D flip-flops connects the input terminal of the parallel/serial converter; and the output signal of the parallel/serial converter is the final output of the true random number generator. The proposed true random number generator is biased to work in the temperature insensitive region, which greatly saves power consumption and improves the circuit throughput.

【技术实现步骤摘要】
基于电流饥饿型环形振荡器的高速真随机数发生器
本专利技术涉及真随机数发生器，具体涉及一种基于电流饥饿型环形振荡器的高速真随机数发生器。
技术介绍
随机数发生器(RNG)已应用于各种领域，如密码学，网络协议，蒙特卡罗模拟，用户认证等。RNG可分为伪随机数发生器(PRNG)和真随机数发生器(TRNG)。PRNG是通过特定方法(例如，线性同余方法，斐波纳契方法等)产生确定性周期序列的算法，其完全由初始种子值确定。一旦知道了PRNG的算法和种子，整个随机序列就是可预测的和可再重现的，这将会危害系统的安全性。相比之下，TRNG的随机序列源于硬件，通过从物理过程的随机和微观波动中获取熵，例如热噪声，雪崩噪声，时钟漂移，抖动，大气噪声，外部电磁，量子现象，因此，即使给出了所有细节(例如原理图，布局，技术等)，TRNG也能够生成独立且均匀分布的随机数，且这些随机数不能被复制。受物联网(IoT)硬件安全需求不断增长以及从事云计算服务的公司或个人的隐私保护的推动，高速TRNG受到集成电路界的广泛关注和研究。有四种常见类型的TRNG，即基于放大器的TRNG，基于振荡器的TRNG，基于亚稳态的TRNG，以及基于混沌的TRNG。基于放大器的TRNG直接放大随机噪声源(通常是电阻器的热噪声)，以生成均匀分布的随机位。由于现代超大规模集成电路(VLSI)中电源电压和基板信号的影响，它们的输出不再均匀分布。因此，基于放大器的TRNG很少用于片上系统。基于振荡器的TRNG通过收集振荡器中的抖动来克服基于放大器的TRNG的局限性。基于亚稳态的TRNG利用双稳态装置的亚稳态来产生随机数。它们通常具有良好的随机性。然而，电源噪声，温度漂移和先进CMOS工艺技术的变化会影响它们的随机性。基于混沌的TRNG使用不稳定动力系统的混沌特性来生成随机数，这些随机数具有良好的熵率，但电路设计复杂度高，吞吐量低。虽然基于振荡器的TRNG具有良好的整体优点，但它们并非没有问题。对基于振荡器的TRNG的一种独特攻击是氮攻击。在这种攻击中，芯片温度降低，使固有噪声的产生退化到一定程度，使馈入比较器的振荡信号之间没有明显差异。为了解决这个问题，已经开发了许多对温度不敏感的TRNG来解决这个漏洞，但使用带隙参考电路来补偿温度影响的传统方法是复杂的并且消耗大面积。
技术实现思路
为了克服现有技术上的不足，本专利技术提供了一种基于电流饥饿型环形振荡器的高速真随机数发生器，它偏向于在温度不敏感区域运行，通过简单的电路实现了对抗氮攻击的温度不敏感性。电流饥饿型环形振荡器极大地节省了真随机数发生器的功耗。为解决上述技术问题，本专利技术提供一种基于电流饥饿型环形振荡器的高速真随机数发生器，包括2个环形振荡器、2N个缓冲器、N个D触发器和1个并行/串行转换器；每个环形振荡器包括N个反相器，其中N为奇数，N个反相器级联连接，每个反相器的输出作为下一个反相器的输入，最后一个反相器的输出反馈给第一个反向器；2个环形振荡器的第N级输出通过缓冲器分别连接第N个D触发器的时钟信号控制端CLK和输入端D；N个D触发器的输出端Q连接并行/串行转换器的输入端；并行/串行转换器的输出信号为真随机数发生器的最终输出。进一步，所述反相器为电流饥饿型反相器，包括2个PMOS器件M1和M2、2个NMOS器件M3和M4；M1的源极接高供电电压Vdd；M1的漏极接M2的源极，M2的漏极接M3的漏极，M3的源极接M4的漏极，M4的源极接地；M1的栅极接偏置电压Vp，M4的栅极接偏置电压Vn；M2、M3的栅极为输入端Vi，M2、M3的漏极为输出端Vo。进一步，所述D触发器为主从D触发器，包括2个D锁存器，分别为主级锁存器和从级锁存器。进一步，所述D触发器包括8个与非门(NAND_1，NAND_2，NAND_3，NAND_4，NAND_5，NAND_6，NAND_7，NAND_8)和3个非门(inverter_1，inverter_2，inverter_3)；与非门NAND_1的两个输入端分别接输入信号和时钟控制信号CLK，输出端接与非门NAND_3的一个输入端；反相器inverter_1的输入端接输入信号，输出端接与非门NAND_2的一个输入端；与非门NAND_2的两个输入端分别接反相器inverter_1的输出端和时钟控制信号CLK，输出端接与非门NAND_4的一个输入端；与非门NAND_3的两个输入端分别接与非门NAND_1的输出端和与非门NAND_4的输出端，输出端分别接与非门NAND_4的一个输入端、与非门NAND_5的一个输入端和反相器inverter_3的输入端；与非门NAND_4的两个输入端分别接与非门NAND_2的输出端和与非门NAND_3的输出端，输出端接与非门NAND_3的一个输入端；反相器inverter_2的输入端接时钟控制信号CLK，输出端接与非门NAND_5的一个输入端；与非门NAND_5的两个输入端分别接与非门NAND_3的输出端和反相器inverter_2的输出端，输出端接与非门NAND_7的一个输入端；反相器inverter_3的输入端接与非门NAND_3的输出端，输出端接与非门NAND_6的一个输入端；与非门NAND_6的两个输入端分别接反相器inverter_3的输出端和反相器inverter_2的输出端，输出端接与非门NAND_8的一个输入端；与非门NAND_7的两个输入端分别接与非门NAND_5的输出端和与非门NAND_8的输出端，输出端接与非门NAND_8的一个输入端，同时输出D触发器的输出信号Q；与非门NAND_8的两个输入端分别接与非门NAND_6的输出端和与非门NAND_7的输出端，输出端接与非门NAND_7的一个输入端。进一步，并行/串行转换器包括N个D触发器，(N-1)个数据选择器MUX；N个D触发器的时钟控制端CLK接时钟信号Nf0，(N-1)个数据选择器MUX的数据选择控制端接时钟信号f0；第一个D触发器的输入端D接并行输入信号P0，输出端Q接第一个数据选择器MUX的一个输入端，第一个数据选择器的输出端接第二个D触发器的输入端D，第二个D触发器的输出端接第二个数据选择器的一个输入端，以此类推，第(N-1)个D触发器的输出端接第(N-1)个数据选择器MUX的一个输入端，第(N-1)个数据选择器MUX的输出端接第N个D触发器的输入端D，第N个D触发器的输出端Q为串行输出信号；并行输出信号P1，P2……PN依次连接到(N-1)个数据选择器MUX的另一个输入端。进一步，数据选择器MUX的数据选择控制信号等于环形振荡器的振荡频率，D触发器的时钟控制信号等于环形振荡器振荡频率的N倍。本专利技术所达到的有益技术效果：本专利技术的基于电流饥饿型环形振荡器的高速真随机数发生器，缓冲器和D触发器用于提取两个同步环形振荡器之间的每个反相器级的频率和相位差，输出被馈送到并行/串行转换器以产生随机比特序列。它具有精心选择的偏置电压，随机序列输出速率高，温度不敏感和轻量级实现使随机位生成可以抵御氮攻击。本专利技术偏向于在温度不敏感区域工作，极大节省了功耗，提高了电路的吞吐量附图说明图1本专利技术之实施例中高速真随机数发生器结构框图；图2常规的反相器电路原理图；图3本专利技术之电流饥饿型反相器电路原理图；图本文档来自技高网...

【技术保护点】
1.基于电流饥饿型环形振荡器的高速真随机数发生器，其特征在于：包括2个环形振荡器、2N个缓冲器、N个D触发器和1个并行/串行转换器；每个环形振荡器包括N个反相器，其中N为奇数，N个反相器级联连接，每个反相器的输出作为下一个反相器的输入，最后一个反相器的输出反馈给第一个反向器；2个环形振荡器的第N级输出通过缓冲器分别连接第N个D触发器的时钟信号控制端CLK和输入端D；N个D触发器的输出端Q连接并行/串行转换器的输入端；并行/串行转换器的输出信号为真随机数发生器的最终输出。

【技术特征摘要】
1.基于电流饥饿型环形振荡器的高速真随机数发生器，其特征在于：包括2个环形振荡器、2N个缓冲器、N个D触发器和1个并行/串行转换器；每个环形振荡器包括N个反相器，其中N为奇数，N个反相器级联连接，每个反相器的输出作为下一个反相器的输入，最后一个反相器的输出反馈给第一个反向器；2个环形振荡器的第N级输出通过缓冲器分别连接第N个D触发器的时钟信号控制端CLK和输入端D；N个D触发器的输出端Q连接并行/串行转换器的输入端；并行/串行转换器的输出信号为真随机数发生器的最终输出。2.根据权利要求1所述的基于电流饥饿型环形振荡器的高速真随机数发生器，其特征在于：所述反相器为电流饥饿型反相器，包括2个PMOS器件M1和M2、2个NMOS器件M3和M4；M1的源极接高供电电压Vdd；M1的漏极接M2的源极，M2的漏极接M3的漏极，M3的源极接M4的漏极，M4的源极接地；M1的栅极接偏置电压Vp，M4的栅极接偏置电压Vn；M2、M3的栅极为输入端Vi，M2、M3的漏极为输出端Vo。3.根据权利要求1所述的基于电流饥饿型环形振荡器的高速真随机数发生器，其特征在于：所述D触发器为主从D触发器，包括2个D锁存器，分别为主级锁存器和从级锁存器。4.根据权利要求3所述的基于电流饥饿型环形振荡器的高速真随机数发生器，其特征在于：所述D触发器包括8个与非门（NAND_1，NAND_2，NAND_3，NAND_4，NAND_5，NAND_6，NAND_7，NAND_8）和3个非门（inverter_1，inverter_2，inverter_3）；与非门NAND_1的两个输入端分别接输入信号和时钟控制信号CLK，输出端接与非门NAND_3的一个输入端；反相器inverter_1的输入端接输入信号，输出端接与非门NAND_2的一个输入端；与非门NAND_2的两个输入端分别接反相器inverter_1的输出端和时钟控制信号CLK，输出端接与非门NAND_4的一个输入端；与非门NAND_3的两个输入端分别接与非门NAND_1的输出端和与非门NAND_4的输出端，输出端分别接与非门NAND_4的一个输入端、与非门NAND_5的一个输入端和反相器inverte...

【专利技术属性】
技术研发人员：曹元，韩丽娟，顾玥，
申请(专利权)人：河海大学常州校区，
类型：发明
国别省市：江苏,32