具有偶数相位延迟输出的环形振荡器制造技术

具有偶数相位延迟输出的环形振荡器。在许多应用中可用的环形振荡器具有偶数个等相移输出。在实施例中，将奇数个相位延迟电路中的两个调整为将振荡器链路的输出精确地减小1/n+1，其中n是环形振荡器中的延迟电路的偶数。可通过经增大切换延迟电路的晶体管尺寸或者数量改变电阻、通过电容的差或者通过改变另一参数来进行各个延迟电路的延迟的调整。通过在硅中实施而不需要额外外部电路组件，可通过控制电路做出系统时钟，并且可将系统时钟加至诸如PWM控制器这样的控制器。

【技术实现步骤摘要】

本专利技术涉及定时装置和电路，尤其用于数字逻辑控制中的定时装置和电路。
技术介绍
数字逻辑控制在其中心具有用于驱动逻辑序列的时钟。诸如脉宽调制(PWM)功率控制电路的特定电路通常由于它们将定时控制用来基于循环的相位驱动一个或多个电路元件而要求更多。为了精确控制，这种电路通常要求更高频率的时钟，或者其它机制，以在高的有效频率下精确控制。设计了各种振荡器和关联的电路来处理这些需求。环形振荡器是一种方式，其为延迟振荡器一种分布版本。环形振荡器使用奇数的反相器来为单个反相放大器的效果提供大于1的增益。除了具有单个延迟元件之外，各个反相器有助于围绕反相器的环的信号的延迟，因此是所谓的环形振荡器。将多对反相器加至所述环增大了总延迟。改变供电电压通常改变通过各个反相器的延迟，更高的电压通常减小延迟和增大振荡器频率。在2015年4月23日公布的Vratislav(US20150108956)描述了一些用于提高CMOS环形振荡器的频率稳定性和功耗的方法。在该参考文献中描述的环形振荡器构造的细节、控制和使用尤其可用于实施本文所述的实施例，并且该参考文献通过引用并入本文中。从环形振荡器建立多数锁相环中的电压控制的振荡器。环形振荡器具有许多用途，并且可按照许多构造实施，如例如Mandal和Sarkar在“环形振荡器：特性和应用”中描述的，其通过引用并入本文中。例如，环形振荡器的抖动通常用于硬件随机数生成器中。环形振荡器通常用于论证新硬件技术，类似的方式，通常使用hello world程序来论证新软件技术。许多晶圆包括环形振荡器作为切割线测试结构的一部分。在晶圆测试中使用它们，以测量制造工艺变化的效果。采用环形振荡器的这些技术和装置中的许多可得益于偶数的均匀间隔环形振荡器输出，尤其在诸如4、8、10或16的偶数的倍数可在硅中单独实施的情况下。因此，期望环形振荡器，因为它们容易加至芯片设计，但是不幸的是，具有可要求芯片外组件与其一起工作的限制。诸如环形振荡器的定时电路尤其可用于PWM装置。PWM时钟通常可看作是两种类型的。在第一类型中，系统PWM时钟选择用于控制逻辑的输出时段。定时通常按照纳秒测量，并且系统时钟通常可为50至500KHz。除第一类型以外，在第二类型中也通常期望快速倍增时钟。作为示例，见FUKUDA，Shinichi的1995年6月27日授权的美国专利5,428,648，其内容是，具体地说，环形振荡器和它们的定时控制的细节，以引用方式并入。在比逻辑时钟驱动更高的频率，PWM信号生成装置期望地需要简单设计，高分辨率PWM信号。Kazuhiro在该目的中使用相位调整电路。另外，参见2010年10月14日公布的US20100259435“延迟电路”和2010年12月30日公布的US20100327983“环形振荡器”。这些公布的申请的内容，并且尤其是环形振荡器和它们的定时控制的细节以引用方式并入。所述细节旨在是替代性的要求保护的结构和用于要求保护的实施例的方法。研发了许多技术来将延迟加至系统时钟来实现这一点。例如，不同相位的脉冲可通过将用于诸如环形振荡器的振荡器中的延迟元件串联来生成。这可作为PWM时钟操作。然而，因为设置了级的延迟而非频率的函数，这可导致时钟输出与PWM输出之间的异步。因此，设计的增大的复杂度和额外控制逻辑是问题。研发了一种技术以将延迟加至系统时钟，例如，在2009年7月16日公布的Nakamura的美国20090179681中描述。其示出了利用电压的控制尝试，选择电路和两个不同类型的延迟元件。Nakamura描述了形成在半导体上的数字控制功率源。Nakamura的实施例提出了包括具有串联的多个延迟元件级的电压控制类型的时钟生成电路的半导体装置。控制的电压施加至第一延迟元件，以控制振荡频率。第二延迟元件具有多个级，其中，通过控制电压调整第二级中的延迟量，并且通过所述多个级输出的脉冲信号之一通过选择电路来选择。第一延迟元件和第二延迟元件具有相同结构，并且形成在公共半导体衬底上。参照图1描述将延迟加至系统时钟的另一已知技术，图1示出了具有按照.25u CMOS处理实现的延迟的三级环形振荡器的晶体管等级示意图。环形振荡器需要奇数的延迟电路，并且采取两种第一延迟元件和第二延迟元件和具有电压控制的特定选择电路，以选择合适间隔的时间间隔。期望在CMOS处理中针对实施环形振荡器更简单和容易实施系统。用于增加时钟控制和同步的另一复杂方案是锁相环，其使用倍增来生成比系统时钟更高频率的时钟，以创建定相时钟信号。锁相环(PLL)提供了用于诸如时钟控制、数据恢复和同步的功能的定时基础。同步的时钟与系统时钟同步，但是具有其它问题。功耗增大，以这样生成快速PWM时钟，并且需要额外逻辑。电压控制振荡器(VCO)是PLL的紧要元件，因为其直接提供PLL的输出信号。CMOS VCO可利用环形结构或者LC共振电路建立。通过共振网络可获得的大品质因数Q为LC设计提供最好的噪声和频率性能。然而，将高品质电感加至CMOS处理的流程增加了芯片的成本和复杂度，并且还带来了诸如减少的涡电流控制的问题。总之，在用于增加可控延迟的电路的设计中，这些各种方式具有需要更多逻辑和通常更大功耗的问题。在减轻这些问题的多延迟输出电路中需要提供同步时钟信号的电路构造和装置。减小电路复杂度和最小化地保持可用晶片空间的电路设计降低了功耗和装置成本，并且消除了增加额外逻辑电路的需要，这将通过以降低的成本提供改进的功能性和具有更可靠的时钟对本领域作出贡献。
技术实现思路
这里描述的实施例与常规环形振荡器时钟信号生成的不同在于使用来自例如环形振荡器级的有源器件的改变的输入电阻、输出电阻、电容、数量和/或物理大小等的差分延迟。实施例是一种信号生成装置，其包括响应于外部信号改变频率的振荡器电路，振荡器电路包括串联电连接的延迟电路和控制延迟电路以输出对应于不同的延迟电路的延迟时间的多个定时信号的延迟控制器，其中，该串联序列的总延迟时间可调整。在实施例中，振荡器电路包括奇数个延迟电路并且从延迟电路输出偶数个等时间间隔的信号。在另一实施例中，振荡器电路包括电流控制的环形振荡器和将不同电流输出至延迟电路的一部分的延迟控制器。在另一实施例中，延迟控制器调整延迟时间以使得两个延迟电路中的每个的输出定时的信号与其它延迟电路相比具有一半延迟时间。在另一实施例中，振荡器电路包括：第一延迟电路；第二延迟电路，其接收所述第一延迟电路的输出；第三延迟电路，其接收所述第二延迟电路的输出；第四延迟电路，其接收所述第三延迟电路的输出；第五延迟电路，其接收所述第四延迟电路的输出；第六延迟电路，其接收所述第五延迟电路的输出；第七延迟电路，其接收所述第六延迟电路的输出；第八延迟电路，其接收所述第七延迟电路的输出；和第九延迟电路，其接收所述第八延迟电路的输出，其中，第一延迟电路接收第九延迟电路的输出，延迟控制器控制第八和第九延迟电路的延迟各自为其它电路的延迟的一半。在实施例中，延迟控制器包括连接至延迟电路的电容器，并且一些电容器与其它电容器相比，具有不同的电容。在实施例中，延迟控制器调整总延迟时间，以使得所述电容器中的两个电容器与其它电容器相比各自具有一半的电容。在实施例中，延迟控制器包括连接至延迟电路的电本文档来自技高网...

【技术保护点】
一种信号生成装置，所述信号生成装置包括：振荡器电路，其响应于外部信号改变频率，并且包括：串联电连接的延迟电路；以及延迟控制器，其控制所述延迟电路输出与不同延迟电路的延迟时间对应的多个定时信号，其中，所述串联电连接的延迟电路的总延迟时间是可调整的。

【技术特征摘要】
2015.06.08 US 14/733,1101.一种信号生成装置，所述信号生成装置包括：振荡器电路，其响应于外部信号改变频率，并且包括：串联电连接的延迟电路；以及延迟控制器，其控制所述延迟电路输出与不同延迟电路的延迟时间对应的多个定时信号，其中，所述串联电连接的延迟电路的总延迟时间是可调整的。2.根据权利要求1所述的信号生成装置，其中，所述振荡器电路包括奇数个延迟电路，并且从所述延迟电路输出偶数个等时间间隔的信号。3.根据权利要求1所述的信号生成装置，其中，所述振荡器电路包括电流控制的环形振荡器，并且所述延迟控制器将不同的电流输出至所述延迟电路的一部分。4.根据权利要求3所述的信号生成装置，其中，所述延迟控制器调整延迟时间，以使得两个延迟电路各自的输出定时信号与其它延迟电路相比具有一半的延迟时间。5.根据权利要求3所述的信号生成装置，其中，所述振荡器电路包括：第一延迟电路；第二延迟电路，其接收所述第一延迟电路的输出；第三延迟电路，其接收所述第二延迟电路的输出；第四延迟电路，其接收所述第三延迟电路的输出；第五延迟电路，其接收所述第四延迟电路的输出；第六延迟电路，其接收所述第五延迟电路的输出；第七延迟电路，其接收所述第六延迟电路的输出；第八延迟电路，其接收所述第七延迟电路的输出；第九延迟电路，其接收所述第八延迟电路的输出；其中，所述第一延迟电路接收所述第九延迟电路的输出，所述延迟控制器把所述第八延迟电路和所述第九延迟电路各自的延迟控制为其它延迟电路的延迟的一半。6.根据权利要求1所述的信号生成装置，其中，所述延迟控制器包括连接至所述延迟电路的电容器，并且所述电容器中的一些电容器与其它电容器相比具有不同的电容。7.根据权利要求6所述的信号生成装置，其中，所述延迟控制器调整所述总延迟时间，以使得所述电容器中的两个电容器与其它电容器相比各自具有一半的电容。8.根据权利要求1所述的信号生成装置，其中，所述延迟控制器包...

【专利技术属性】
技术研发人员：静野光芳，美马和大，长谷明广，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：日本;JP