多个不同相位的振荡信号的产生方法及电路、本地振荡器技术

本发明专利技术提供一种产生多个具有不同相位的振荡信号的电路，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链用于接收所述第一分频输入信号，以及第二延迟链用于接收所述第二分频输入信号。校准电路用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。本发明专利技术还提供产生多个具有不同相位的振荡信号的相关电路和本地振荡器，可使用简单的结构来产生精确的正交输出信号。

【技术实现步骤摘要】

本专利技术关于本地振荡器产生准确的正交输出，尤其关于一种产生多个具有不同相位的振荡信号的方法和相关电路。
技术介绍
在本地振荡器的一些应用中，从锁相环(phase-lockedloop，PLL)输出的时钟信号被建议由具有奇数因子(例如3)的分频器来分频。然而，这种奇数分频器的输出不具有正交信息，因此如何在使用奇数分频器时建立一种新颖的本地振荡器来产生准确的正交输出是一个重要课题。
技术实现思路
本专利技术的目的之一在于提供一种产生多个具有不同相位的振荡信号的方法和相关电路及本地振荡器，其可使用简单的结构来产生精确的正交输出信号。依据本专利技术一实施例，提供一种产生多个具有不同相位的振荡信号的电路，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号，以及第二延迟链包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号。校准电路耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。依据本专利技术另一实施例，提供一种产生多个具有不同相位的振荡信号的本地振荡器，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号。第二延迟链包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号。校准电路耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。根据本专利技术又一实施例，提供一种产生多个具有不同相位的振荡信号的方法，包括：分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号；使用多个串联连接的第一延迟单元来延迟所述第一分频输入信号；使用多个串联连接的第二延迟单元来延迟所述第二分频输入信号；根据所述第一延迟单元或所述第二延迟单元的至少两个输出来控制所述第一延迟单元和所述第二延迟单元的延迟量；以及输出所述第一延迟单元和所述第二延迟单元的一部分的信号作为所述多个具有不同相位的振荡信号。为了对本专利技术的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：【附图说明】图1为根据本专利技术一实施例的本地振荡器的示意图。图2为根据本专利技术一实施例的第一延迟链和第二延迟链的示意图。图3示出图2所示反相器的输出的时序图。图4为根据本专利技术一实施例的校准电路的示意图。图5为根据本专利技术第一实施例的延迟控制的示意图。图6为根据本专利技术第二实施例的延迟控制的示意图。图7为根据本专利技术第三实施例的延迟控制的示意图。图8为根据本专利技术另一实施例的校准电路的示意图。图9示出多个信号的时序图。图10为根据本专利技术另一实施例的校准电路的示意图。图11示出对应于图1所示实施例的概念。【具体实施方式】在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”和“包括”为开放式的用语，故应解释成“包含但不限定于……”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接到第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。请参考图1，其为根据本专利技术一实施例的本地振荡器100的示意图。如图1所示，本地振荡器100包括PLL110、分频器120、第一延迟链130_1、第二延迟链130_2和校准电路140。在本实施例中，分频器120具有奇数因子(例如3)，并且本地振荡器100被设置为产生多个具有不同相位的振荡信号，例如，没有限制本专利技术，同相信号(I+)、正交信号(Q+)、反相(inverted)同相信号(I-)和反相正交信号(Q-)。在本地振荡器100的操作中，PLL110产生两个输入信号Vin+和Vin-，其中输入信号Vin+和Vin-可以是具有50％占空比(dutycycle)的时钟信号，并且输入信号Vin+和Vin-之间的相位差是180度。然后分频器120以奇数(例如3)来对输入信号Vin+和Vin-分频以产生分频输入信号Vin+’和Vin-’。第一延迟链130_1延迟分频输入信号Vin+’，以及第二延迟链130_2延迟分频输入信号Vin-’。校准电路140被设置为根据第一延迟链130_1和/或第二延迟链130_2内的信号来控制第一延迟链130_1和第二延迟链130_2的延迟量。详细地说，请参阅图2，其为根据本专利技术的一实施例的第一延迟链130_1和第二延迟链130_2的示意图。如图2所示，第一延迟链130_1包括多个串联连接的延迟单元(在本实施例中，延迟单元是由反相器(inverter)210_1-210_6实现)，并且每个反相器210_1-210_6的延迟量是四十五度。另外，第二延迟链130_2包括多个串联连接的延迟单元(在本实施例中，延迟单元是由反相器220_1-220_6实现)，并且每个反相器220_1-220_6的延迟量是四十五度。图3示出了反相器210_1-210_5和220_1-220_5的输出的时序图，即Vout_D4,Vout<1>,Vout<6>,Vout<3>,Vout<0>,Vout_D0,Vout<5>,Vout<2>,Vout<7>和Vout<4>的时序图。如图2所示，同相信号(I+)、正交信号(Q+)、反相同相信号(I-)和反相正交信号(Q-)可以从一部分反相器210_1-210_5和220_1-220_5的输出得到。在本实施例中，没有限制本专利技术，输出信号Vout<4>、Vout<6>、Vout<0>和Vout<2>可以分别作为同相信号(I+)、正交信号(Q+)、反相同相信号(I-)和反相正交信号(Q-)。为了使输出信号Vout<4>,Vout<6>,Vout<0>和Vout<2>(即I+,Q+,I-,Q-)准确，校准电路140通过参照反相器210_1-210_6和220_1-220_6的两个输出可以校准反相器210_1-210_6和220_1-220_6的延迟量。参考图4，其为根据本专利技术一实施例的校准电路140的示意图，校准电路140包括与门410、低通滤波器(图示为LPF)420和模数转换器(ADC)430。如图4所示，与门410接收时钟信号CK和反相时钟信号CKB，其中时钟信号本文档来自技高网...

【技术保护点】
一种产生多个具有不同相位的振荡信号的电路，其特征在于，包括：分频器，用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号；第一延迟链，包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号；第二延迟链，包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号；以及校准电路，耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。

【技术特征摘要】
2015.07.07 US 62/189,358;2016.04.13 US 15/098,3071.一种产生多个具有不同相位的振荡信号的电路，其特征在于，包括：分频器，用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号；第一延迟链，包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号；第二延迟链，包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号；以及校准电路，耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。2.如权利要求1所述的电路，其特征在于，所述分频器具有奇数因子，以及所述多个振荡信号是同相信号、正交信号、反相同相信号和反相正交信号。3.如权利要求2所述的电路，其特征在于，其中两个所述第一延迟单元的输出信号作为同相信号、正交信号、反相同相信号和反相正交信号的其中两个，以及其中两个所述第二延迟单元的输出信号作为同相信号、正交信号、反相同相信号和反相正交信号的其中另外两个。4.如权利要求1所述的电路，其特征在于，每个所述第一延迟单元和所述第二延迟单元是反相器。5.如权利要求1所述的电路，其特征在于，所述校准电路通过控制所述第一延迟链和所述第二延迟链的电源电压来控制所述第一延迟链和所述第二延迟链的延迟量。6.如权利要求5所述的电路，其特征在于，所述校准电路产生两个校准信号来分别控制所述第一延迟链的第一电源电压和所述第二延迟链的第二电源电压，以控制所述第一延迟链和所述第二延迟链的所述延迟量。7.如权利要求1所述的电路，其特征在于，所述校准电路通过控制所述第一延迟链和所述第二延迟链的电流来控制所述第一延迟链和所述第二延迟链的所述延迟量。8.如权利要求1所述的电路，其特征在于，所述校准电路通过控制所述第一延迟链和所述第二延迟链的负载来控制所述第一延迟链和所述第二延迟链的所述延迟量。9.如权利要求1所述的电路，其特征在于，所述校准电路产生至少一个数字校准信号以控制所述第一延迟链和所述第二延迟链的所述延迟量。10.如权利要求9所述的电路，其特征在于，所述校准电路包括：逻辑电路，用于接收所述第一延迟链内的所述第一延迟单元的一部分所述输出信号及/或所述第二延迟链内的所述第二延迟单元的一部分所述输出信号；低通滤波器，用于滤波所述逻辑电路的输出以产生滤波信号；以及模数转换器，用于转换所述滤波信号以产生所述至少一个数字校准信号。11.一种产生多个具有不同相位的振荡信号的本地振荡器，其特征在于，包括：分频器，用于分频第一输入信号和第二输入信号以产生第...

【专利技术属性】
技术研发人员：李约廷，王耀祺，曾聖哲，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71