一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构，在所述栅极结构两侧的半导体衬底中形成凹槽；在所述凹槽中形成主体层，以完全填充所述凹槽；对所述主体层执行回流步骤，使所述主体层表面的原子发生迁移。采用本发明专利技术的方法，在形成主体层后，对所述主体层执行回流步骤，使所述主体层表面的原子发生迁移，原来的生长最慢的晶面被破坏，生成生长速度较快的晶面，这些生长速度较快的晶面有利于在后续工艺中生长出较厚的帽层，避免在刻蚀形成接触孔的过程中发生穿通问题，进而提高半导体器件性能和良率。

A Manufacturing Method of Semiconductor Devices

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，特别是进行到28nm及其以下技术节点，半导体器件由于极短沟道而凸显了各种不利的物理效应，特别是短沟道效应(ShortChannelEffect，SCE)，使得器件性能和可靠性退化，限制了特征尺寸的进一步缩小。通过引入应力源，可以获得更高的沟道迁移性和工作电流，改善器件的短沟道效应，从而提高器件的性能。例如，在PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)中，由于Ge的半径大于Si的半径，因此源漏区的SiGe可以对沟道产生压应力，并且提高了PMOS的空穴迁移率；另一方面，在NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)中，由于C的半径小于Si的半径，因此源漏区的SiC可以对沟道产生拉应力并增强NMOS的电子迁移率。其中，形成的SiGe或SiC的薄膜质量对控制源漏区的应力源很重要。目前，主要通过引入诸如掺杂硼的嵌入式SiGe和掺杂磷本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构，在所述栅极结构两侧的半导体衬底中形成凹槽；在所述凹槽中形成主体层，以完全填充所述凹槽；对所述主体层执行回流步骤，使所述主体层表面的原子发生迁移。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构，在所述栅极结构两侧的半导体衬底中形成凹槽；在所述凹槽中形成主体层，以完全填充所述凹槽；对所述主体层执行回流步骤，使所述主体层表面的原子发生迁移。2.根据权利要求1所述的方法，其特征在于，所述回流步骤的工作气体包括氢气。3.根据权利要求1所述的方法，其特征在于，所述回流步骤的工艺条件为：压力0.1-600Torr，温度400-850℃，处理时间10s-30min。4.根据权利要求1所述的方法，其特征在于，在所述回流步骤之后，所述方法还包括在所述主体层表面形成帽层的步骤。5.根据权利要求1...

【专利技术属性】
技术研发人员：蔡国辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31