半导体存储器件制造技术

本公开提供了一种半导体存储器件，所述半导体存储器件包括：存储单元阵列，包括连接到多条位线的多个存储单元；控制信号生成电路，被配置为响应于所述半导体存储器件的第一工作温度而产生第一控制信号，并且响应于所述半导体存储器件的第二工作温度而产生第二控制信号；预充电电路，被配置为响应于使能信号而向所述多条位线中的第一位线提供预充电电流；以及升压电路，被配置为响应于所述使能信号而向所述第一位线提供升压电流，其中所述升压电流的幅值是对所述第一控制信号和所述第二控制信号之一的响应。

Semiconductor memory devices

【技术实现步骤摘要】
半导体存储器件本申请要求于2017年10月23日在韩国知识产权局提交的韩国专利申请号为10-2017-0137566的优先权，其公开内容通过引用整体并入本文。
本公开涉及一种半导体存储器件。
技术介绍
可以使用流过存储单元阵列的位线的导通电流来感测非易失性存储器件中的导通/关断存储单元。可以对存储单元阵列的位线进行预充电，以允许导通电流流过该位线。为了精确的导通/关断存储单元感测，可以将存储单元阵列的位线预充电到特定电平。当半导体存储器件的工作温度较高时，由于漏电流等导致预充电时间可能很长。因此，当半导体存储器件的工作温度很高时，可能需要相对较大的预充电电流。另一方面，当半导体存储器件的工作温度很低时，如果像半导体存储器件的工作温度很高的情况那样使用相对较大的预充电电流对位线进行预充电，则可能导致过度预充电。结果，可能降低位线的工作速度。
技术实现思路
本专利技术构思的各方面提供了一种半导体存储器件，所述半导体存储器件能够使用根据工作温度而变化的电流对存储单元阵列的位线进行预充电来缩短预充电时间。然而，本专利技术构思的各方面不限于本文所阐述的各方面。通过参考下面给出的本专利技术构思的详细本文档来自技高网...

【技术保护点】
1.一种半导体存储器件，包括：存储单元阵列，所述存储单元阵列包括连接到多条位线的多个存储单元；控制信号生成电路，所述控制信号生成电路被配置为响应于所述半导体存储器件的第一工作温度而产生第一控制信号，并且响应于所述半导体存储器件的第二工作温度而产生第二控制信号；预充电电路，所述预充电电路被配置为响应于使能信号而向所述多条位线中的第一位线提供预充电电流；以及升压电路，所述升压电路被配置为响应于所述使能信号而向所述第一位线提供升压电流，其中所述升压电流的幅值是对所述第一控制信号和所述第二控制信号之一的响应。

【技术特征摘要】
2017.10.23 KR 10-2017-01375661.一种半导体存储器件，包括：存储单元阵列，所述存储单元阵列包括连接到多条位线的多个存储单元；控制信号生成电路，所述控制信号生成电路被配置为响应于所述半导体存储器件的第一工作温度而产生第一控制信号，并且响应于所述半导体存储器件的第二工作温度而产生第二控制信号；预充电电路，所述预充电电路被配置为响应于使能信号而向所述多条位线中的第一位线提供预充电电流；以及升压电路，所述升压电路被配置为响应于所述使能信号而向所述第一位线提供升压电流，其中所述升压电流的幅值是对所述第一控制信号和所述第二控制信号之一的响应。2.根据权利要求1所述的半导体存储器件，其中，所述控制信号生成电路被配置为在所述第一工作温度下响应于第一控制电流来产生第一控制电压作为所述第一控制信号，并且在所述第二工作温度下响应于第二控制电流来产生第二控制电压作为所述第二控制信号，其中，所述预充电电路包括串联连接在电压源与第一节点之间的第一晶体管和第二晶体管，所述第一节点电连接到所述第一位线，并且所述预充电电路被配置为向所述第一节点提供所述预充电电流，其中所述升压电路包括串联连接在所述电压源与所述第一节点之间的第三晶体管、第四晶体管和第五晶体管，其中所述第三晶体管、所述第四晶体管和所述第五晶体管中的至少一个由所述第一控制电压和所述第二控制电压中的任何一个选通，其中，所述升压电路被配置为：当所述第三晶体管、所述第四晶体管和所述第五晶体管中的至少一个由所述第一控制电压选通时，向所述第一节点提供第一升压电流，所述第一升压电流的幅值与所述第一控制电流的幅值相同，当所述第三晶体管、所述第四晶体管和所述第五晶体管中的至少一个由所述第二控制电压选通时，向所述第一节点提供第二升压电流，所述第二升压电流的幅值与所述第二控制电流的幅值相同，其中，所述预充电电路和所述升压电路被配置为在所述第一工作温度下分别使用所述预充电电流和所述第一升压电流对所述第一位线进行预充电，其中，所述预充电电路和所述升压电路被配置为在所述第二工作温度下分别使用所述预充电电流和所述第二升压电流对所述第一位线进行预充电。3.根据权利要求2所述的半导体存储器件，其中所述第三晶体管、所述第四晶体管和所述第五晶体管中的所述第四晶体管由所述第一控制电压和所述第二控制电压中的任何一个选通。4.根据权利要求3所述的半导体存储器件，其中：所述第三晶体管的一个端子连接到所述电压源，所述第四晶体管的一个端子连接到所述第三晶体管的另一个端子，以及所述第五晶体管的一个端子连接到所述第四晶体管的另一个端子，并且所述第五晶体管的另一个端子连接到所述第一节点。5.根据权利要求3所述的半导体存储器件，其中当所述第四晶体管由所述第一控制电压选通时，所述第一升压电流通过所述第四晶体管，而当所述第四晶体管由所述第二控制电压选通时，所述第二升压电流通过所述第四晶体管。6.根据权利要求2所述的半导体存储器件，其中所述第一晶体管由所述使能信号选通并且所述第一晶体管的一个端子连接到所述电压源，所述第二晶体管的一个端子连接到所述第一晶体管的另一个端子，所述第二晶体管的另一个端子连接到所述第一节点。7.根据权利要求6所述的半导体存储器件，其中所述第三晶体管由所述使能信号选通。8.根据权利要求2所述的半导体存储器件，其中所述第一工作温度高于所述第二工作温度，并且所述第一控制电流的幅值大于所述第二控制电流的幅值。9.根据权利要求2所述的半导体存储器件，其中所述第二晶体管的栅极连接到所述第五晶体管的栅极。10.一种半导体存储器件，包括：存储单元阵列，所述存储单元阵...

【专利技术属性】
技术研发人员：辛贤真，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR