The implementation method of the utility model provides a semiconductor device capable of miniaturization and low cost. The semiconductor device of the embodiment of the utility model comprises: a basic component; a first stack body, comprising a first and a second semiconductor chip in the first direction of the alternating stack layer crossing the surface of the basic component; and a second stack body arranged and disposed along the second direction of the surface of the basic component, and comprising an alternating stack layer in the first direction. Other 1st semiconductor chips and other 2nd semiconductor chips in the direction. The first layer body comprises a first semiconductor chip of the lowest layer connected with the base component, and the second layer body comprises a second semiconductor chip of the lowest layer connected with the base component.
【技术实现步骤摘要】
半导体装置[相关申请案]本申请案享有以日本专利申请案2018-55029号(申请日：2018年3月22日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及半导体装置。
技术介绍
例如存在如下半导体存储器件，其具有将积层在基板上的多个半导体存储器芯片树脂铸模的构造。此种半导体装置中，随着存储容量的大容量化，芯片的积层数增大，从而器件的尺寸变大，并且制造成本上升。
技术实现思路
本技术的实施方式提供能够小型化及低成本化的半导体装置。本技术的实施方式的半导体装置具备：基础部件；第1积层体，包含交替积层在与所述基础部件的表面交叉的第1方向的第1半导体芯片与第2半导体芯片；及第2积层体，在沿所述基础部件的所述表面的第2方向与所述第1积层体排列配置，且包含交替积层在所述第1方向的其他第1半导体芯片与其他第2半导体芯片。所述第1积层体包含与所述基础部件连接的最下层的第1半导体芯片，所述第2积层体包含与所述基础部件连接的最下层的第2半导体芯片。附图说明图1及图2是表示实施方式的半导体装置的示意图。图3及图4是表示实施方式的半导体装置的构成的示意...
【技术保护点】
1.一种半导体装置，具备：基础部件；第1积层体，包含交替积层在与所述基础部件的表面交叉的第1方向的第1半导体芯片与第2半导体芯片；及第2积层体，在沿所述基础部件的所述表面的第2方向与所述第1积层体排列配置，且包含交替积层在所述第1方向的其他第1半导体芯片与其他第2半导体芯片；且所述第1积层体包含与所述基础部件连接的最下层的第1半导体芯片，所述第2积层体包含与所述基础部件连接的最下层的第2半导体芯片。
【技术特征摘要】
2018.03.22 JP 2018-0550291.一种半导体装置，具备：基础部件；第1积层体，包含交替积层在与所述基础部件的表面交叉的第1方向的第1半导体芯片与第2半导体芯片；及第2积层体，在沿所述基础部件的所述表面的第2方向与所述第1积层体排列配置，且包含交替积层在所述第1方向的其他第1半导体芯片与其他第2半导体芯片；且所述第1积层体包含与所述基础部件连接的最下层的第1半导体芯片，所述第2积层体包含与所述基础部件连接的最下层的第2半导体芯片。2.根据权利要求1所述的半导体装置，其中所述第1半导体芯片及所述第2半导体芯片分别具有半导体基板、及设置在所述半导体基板上的功能层，所述第1积层体及所述第2积层体包含：第1接合部，使所述第1半导体芯片的功能层与所述第2半导体芯片的功能层对向接合；及第2接合部，使所述第1半导体芯片的半导体基板与所述第2半导体芯...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。