用于集成电路结构的多孔半导体层转移制造技术

一种集成射频(RF)电路结构可以包括在半导体器件层的正面表面上的有源器件。与半导体器件层的正面表面相对的背面表面可以由背面电介质层支撑。集成RF电路结构还可以包括在正面电介质层上的处理衬底，该正面电介质层位于有源器件的正面和半导体器件层的正面表面的至少一部分上。集成RF电路结构可以进一步包括在半导体器件层的背面表面上的背面电介质层。背面电介质层可以远离正面电介质层布置。

Porous Semiconductor Layer Transfer for Integrated Circuit Structures

An integrated radio frequency (RF) circuit structure may include active devices on the front surface of the semiconductor device layer. The back surface opposite the front surface of the semiconductor device layer can be supported by the back dielectric layer. The integrated RF circuit structure may also include a processing substrate on a front dielectric layer located at least part of the front surface of the active device and the front surface of the semiconductor device layer. The integrated RF circuit structure may further include a back dielectric layer on the back surface of the semiconductor device layer. The back dielectric layer can be arranged far away from the front dielectric layer.

【技术实现步骤摘要】
【国外来华专利技术】用于集成电路结构的多孔半导体层转移
本公开一般地涉及集成电路(IC)。更具体地，本公开涉及用于集成电路结构的多孔半导体层转移的方法和装置。
技术介绍
由于成本和功耗考虑，包括高性能双工器的移动RF芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。这种移动RF收发器的设计在这个深亚微米工艺节点变得复杂。这些移动RF收发器的设计复杂性由于用于支持通信增强(诸如载波聚合)的增加的电路功能而进一步复杂化。移动RF收发器的进一步设计挑战包括模拟/RF性能考虑因素，包括失配、噪声和其他性能因素。这些移动RF收发器的设计包括使用附加的无源器件，例如，以抑制谐振，以及/或者执行滤波、旁路和耦合。绝缘体上硅(SOI)技术利用分层的硅绝缘体硅衬底代替传统的硅衬底，以减少寄生器件电容并且提高性能。基于SOI的器件不同于传统的硅制器件，因为硅结位于电绝缘体(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不足以减小由硅层上的有源器件与支撑BOX层的衬底的接近而引起的寄生电容。例如，目前使用SOI衬底来制造高性能互补金属氧化物半导体(CMOS)射频(RF)开关技术。为了增加器件隔离并且减少RF损耗，则可以将这种开关器件物理地接合到高电阻率(HR)处理晶片，诸如HR-硅或蓝宝石。由于多层绝缘电介质，开关器件与底层衬底的空间分离的增加显著地改善了CMOS开关的RF性能。遗憾的是，相对于体半导体晶片的成本，SOI晶片的使用相当昂贵。
技术实现思路
一种制造集成电路结构的方法可以包括蚀刻体半导体晶片以产生多孔半导体层。该方法还可以包括在多孔半导体层上外延生长半导体器件层。该方法可以进一步包括在半导体器件层上制造有源器件。该方法还可以包括在有源器件上沉积正面电介质。该方法可以进一步包括将处理衬底接合到有源器件上的正面电介质。该方法还可以包括去除体半导体晶片的至少一部分。该方法可以进一步包括选择性地蚀刻掉多孔半导体层，同时保留半导体器件层。一种集成射频(RF)电路结构可以包括在半导体器件层的正面表面上的有源器件。与半导体器件层的正面表面相对的背面表面可以由背面电介质层支撑。集成RF电路结构还可以包括在正面电介质层上的处理衬底，该正面电介质层位于有源器件的正面和半导体器件层的正面表面的至少一部分上。集成RF电路结构可以进一步包括在半导体器件层的背面表面上的背面电介质层。背面电介质层可以远离正面电介质层而被布置。一种集成射频(RF)电路结构可以包括在半导体器件层的正面表面上的用于开关的装置。与半导体器件层的正面表面相对的背面表面可以由背面电介质层支撑。集成RF电路结构还可以包括在正面电介质层上的处理衬底，该正面电介质层位于开关装置的正面和半导体器件层的正面表面的至少一部分上。集成RF电路结构可以进一步包括在半导体器件层的背面表面上的背面电介质层。背面电介质层可以远离正面电介质层而被布置。一种射频(RF)前端模块可以具有包括在半导体器件层的正面表面上的开关晶体管的集成RF电路结构。与半导体器件层的正面表面相对的背面表面可以由背面电介质层支撑。集成RF电路结构还可以包括在正面电介质层上的处理衬底，该正面电介质层位于开关晶体管的正面和半导体器件层的正面表面的至少一部分上。集成RF电路结构可以进一步包括在半导体器件层的背面表面上的背面电介质层。背面电介质层可以远离正面电介质层而被布置。RF前端模块可以包括耦合到开关晶体管的输出的天线。这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解随后的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效构造没有脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解关于其组织和操作方法以及其他目的和优点而被认为是本公开的特征的新颖特征。然而，应当清楚地理解，每个附图被提供仅用于说明和描述的目的，并且不旨在作为本公开的范围的定义。附图说明为了更完整地理解本公开，现在参考结合附图给出的以下描述。图1A是根据本公开的一方面的采用双工器的射频(RF)前端(RFFE)模块的示意图。图1B是根据本公开的各方面的采用用于芯片组的双工器来提供载波聚合的射频(RF)前端(RFFE)模块的示意图。图2A是根据本公开的一方面的双工器设计的图。图2B是根据本公开的一方面的射频(RF)前端模块的图。图3A至图3E示出了根据本公开的各方面的层转移工艺期间的集成电路结构的截面图。图4A至图4F示出了根据本公开的各方面的多孔硅层转移工艺期间的集成电路结构的截面图。图5是示出根据本公开的各方面的使用多孔硅层转移工艺来构建集成电路结构的方法的工艺流程图。图6是示出其中可以有利地采用本公开的配置的示例性无线通信系统的框图。图7是示出根据一种配置的用于半导体部件的电路、布局和逻辑设计的设计工作站的框图。具体实施方式以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实践本文中描述的概念的仅有配置。详细描述包括具体细节，以便提供对各种概念的透彻理解。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知的结构和部件，以便避免模糊这些概念。如本文所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。应当理解，术语“层”包括薄膜，并且除非另有说明，否则不应当被解释为表示垂直或水平厚度。如本文所述，术语“衬底”可以是指切割的晶片的衬底，或者可以是指未切割的晶片的衬底。类似地，术语芯片和管芯可以可互换地使用，除非这种互换会加重轻信。由于成本和功耗考虑，移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。移动RF收发器的设计复杂性由于用于支持通信增强(诸如载波聚合)的增加的电路功能而进一步复杂化。移动RF收发器的进一步设计挑战包括模拟/RF性能考虑因素，包括失配、噪声和其他性能因素。这些移动RF收发器的设计包括使用无源器件，例如，以抑制谐振，以及/或者执行滤波、旁路和耦合。现代半导体芯片产品的成功制造涉及材料与所采用的工艺之间的相互作用。特别地，在后端线工艺(BEOL)工艺中在半导体制造期间形成无源器件是工艺流程中越来越具有挑战性的部分。在保持小特征尺寸方面尤其如此。绝缘体上硅(SOI)技术利用分层的硅绝缘体硅衬底取代传统的硅衬底，以减少寄生器件电容并且提高性能。基于SOI的器件不同于传统的硅制器件，因为硅结位于电绝缘体(通常是掩埋氧化物(BOX)层)上方。然而，厚度减小的BOX层可能不足以减小由硅层上的器件与支撑BOX层的衬底的接近而引起的寄生电容。例如，目前使用SOI衬底来制造高性能互补金属氧化物半导体(CMOS)射频(RF)开关技术。为了增加器件隔离并且减少RF损耗，则可以将这种开关器件物理地接合到高电阻率(HR)处理晶片，诸如HR-硅或蓝宝石。由于多层绝缘电介质，开关器件与底层衬底的空间分离的增加显著地改善了CMOS开关的RF性能。为了产生到器件和开关电路的欧姆接触，可能需要去除原始SOI衬底。这可以通过以下方式来实现：使用物理本文档来自技高网...

【技术保护点】
1.一种制造集成电路结构的方法，包括：蚀刻体半导体晶片以产生多孔半导体层；在所述多孔半导体层上外延生长半导体器件层；在所述半导体器件层上制造有源器件；在所述有源器件上沉积正面电介质；将处理衬底接合到所述有源器件上的所述正面电介质；去除所述体半导体晶片的至少一部分；以及选择性地蚀刻掉所述多孔半导体层，同时保留所述半导体器件层。

【技术特征摘要】
【国外来华专利技术】2016.09.02 US 15/256,3411.一种制造集成电路结构的方法，包括：蚀刻体半导体晶片以产生多孔半导体层；在所述多孔半导体层上外延生长半导体器件层；在所述半导体器件层上制造有源器件；在所述有源器件上沉积正面电介质；将处理衬底接合到所述有源器件上的所述正面电介质；去除所述体半导体晶片的至少一部分；以及选择性地蚀刻掉所述多孔半导体层，同时保留所述半导体器件层。2.根据权利要求1所述的方法，其中所述多孔半导体层包括蚀刻停止层。3.根据权利要求1所述的方法，其中所述多孔半导体层的孔隙率在20％至70％的范围内。4.根据权利要求1所述的方法，其中所述多孔半导体层包括劈开平面。5.根据权利要求1所述的方法，其中蚀刻所述体半导体晶片包括：蚀刻所述体半导体晶片以产生第一多孔半导体层；以及蚀刻所述体半导体晶片以产生第二多孔半导体层，所述第二多孔半导体层具有的孔隙率大于所述第一多孔半导体层的孔隙率。6.根据权利要求5所述的方法，其中去除所述体半导体晶片的至少所述一部分包括：在所述第二多孔半导体层处劈开所述体半导体晶片；以及重新使用所述体半导体晶片的剩余部分。7.根据权利要求5所述的方法，其中所述第一多孔半导体层的孔隙率为20％。8.根据权利要求5所述的方法，其中所述第二多孔半导体层的孔隙率为70％。9.根据权利要求5所述的方法，其中蚀刻所述体半导体晶片包括：蚀刻所述体半导体晶片以产生第三多孔半导体层，其中所述第三多孔半导体层的孔隙率小于所述第二多孔半导体层的孔隙率。10.根据权利要求9所述的方法，其中所述第三多孔半导体层的孔隙率为20％。11.根据权利要求1所述的方法，进一步包括：将所述集成电路结构集成到RF前端模块中，所述RF前端模块被包含到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。12.一种集成射频(RF)电路结构，包括：有源器件，在半导体器件层的正面表面上，其中与所述半导体器件层的所述正面表面相对的背面表面由背面电介质层支撑；处理衬底，在正面电介质层上，所述正面电介质层在所述有源器件的正面和所述半导体器件层的所述正面表面的至少一部分上；以及所述背面电介质层，在所述半导体器件层的所述背面表面上，所述背面电介质层布置在距所述正面电介质层的远端。13.根据权利要求12所述的集成RF电路结构，其中所述半导体器件层包括外延生长的硅层...

【专利技术属性】
技术研发人员：R·哈蒙德，S·格科特佩里，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US