一种低氧化应力的VCSEL芯片及其制备方法技术

本发明专利技术提供一种低氧化应力的VCSEL芯片及其制备方法，芯片包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。本发明专利技术采用多层的氧化限制层结构，氧化应力得到平衡，从而降低了氧化应力，进而降低了外延由于应力导致的脱落风险。

【技术实现步骤摘要】
一种低氧化应力的VCSEL芯片及其制备方法
本专利技术涉及VCSEL芯片
，更具体地说，尤其涉及一种低氧化应力的VCSEL芯片及其制备方法。
技术介绍
随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。垂直腔面发射激光器（VerticalCavitySurfaceEmittingLaser，VCSEL）有别于LED（LightEmittingDiode，发光二极管）和LD（LaserDiode，激光二极管）等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉且易集成大面积阵列等优点，广泛应用于光通信、光互连和光存储等领域。传统的VCSEL芯片通常包括GaAs衬底、在GaAs衬底上依次设置的N-DBR层、有源层、氧化限制层、P-DBR层和GaAs层。传统VCSEL芯片结构中的氧化限制层，其氧化收缩产生的应力较大，而由于VCSEL芯片的自身限制，例如整个外延层较薄，且制作成芯片后发光面较小，往往外延层在经过氧化后无法经受较大的外力，否则会导致外延层脱落等问题。
技术实现思路
有鉴于此，本专利技术的目的为：提供一种低氧化应力的VCSEL芯片及其制备方法，能够减小氧化层的应力，防止氧化后外延层脱落。为实现上述目的，本专利技术采用的技术方案为：一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1-XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。可选的，所述X为0.8。可选的，所述X大于等于0且小于等于0.5。可选的，所述X为0。可选的，所述氧化限制层还包括第一Al0.7Ga0.3As外延层，所述第一Al0.7Ga0.3As外延层设于所述AlXGa1-XAs外延层和所述Al0.98Ga0.02As外延层之间。可选的，所述氧化限制层还包括第二Al0.7Ga0.3As外延层，所述第二Al0.7Ga0.3As外延层设于所述Al0.98Ga0.02As外延层远离所述AlXGa1-XAs外延层的一侧。可选的，所述氧化限制层还包括Al0.1Ga0.9As外延层，所述Al0.1Ga0.9As外延层设于第二Al0.7Ga0.3As外延层远离所述Al0.98Ga0.02As外延层的一侧。可选的，所述第一DBR层、有源层、氧化限制层、第二DBR层和欧姆接触层的侧面均覆盖有透明绝缘层。可选的，所述欧姆接触层远离所述第二DBR层的一侧于未设置电极的区域覆盖有所述透明绝缘层。本专利技术采用的另一个技术方案为：一种低氧化应力的VCSEL芯片的制备方法，包括：提供一衬底，在所述衬底上依次生长第一DBR层、有源层、氧化限制层、第二DBR层和欧姆接触层，然后在所述第二DBR层欧姆接触层远离所述氧化限制层的一侧设置电极；所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1-XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。由上述描述可知，本专利技术的低氧化应力的VCSEL芯片，Al0.9Ga0.1As外延层和Al0.98Ga0.02As被氧化，均会产生收缩应力，而中间Al元素的含量大于等于0小于0.9的AlXGa1-XAs外延层的氧化速率下降较大，其氧化深度远小于Al0.9Ga0.1As外延层和Al0.98Ga0.02As外延层，从而Al0.9Ga0.1As外延层和Al0.98Ga0.02As外延层两层的收缩应力互相拉拽使得外延层受力产生平衡，因此减小了氧化导致的应力，降低了缺陷传导和外延层脱落的风险。本专利技术的低氧化应力的VCSEL芯片的制备方法，通过在有源层上生长具有Al0.9Ga0.1As外延层、Al元素的含量大于等于0小于9的AlXGa1-XAs外延层和Al0.98Ga0.02As外延层，使得氧化应力得到平衡，能够有效防止外延层的脱落和缺陷传导，并且具有制作工艺简单的优点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例的低氧化应力的VCSEL芯片的结构示意图一；图2为本专利技术实施例的低氧化应力的VCSEL芯片的氧化限制层的结构示意图一；图3为本专利技术实施例的低氧化应力的VCSEL芯片的结构示意图二；图4为本专利技术实施例的低氧化应力的VCSEL芯片的结构示意图三；图5为本专利技术实施例的低氧化应力的VCSEL芯片的氧化限制层的结构示意图二；图6为本专利技术实施例的低氧化应力的VCSEL芯片的氧化限制层的氧化受力示意图；图7和图8为本专利技术实施例的低氧化应力的VCSEL芯片的制备方法对应的结构示意图。图标：1、衬底；2、第一DBR层；3、有源层；4、氧化限制层；41、Al0.9Ga0.1As外延层；42、AlXGa1-XAs外延层；43、Al0.98Ga0.02As外延层；44、Al0.8Ga0.2As外延层；45、第一Al0.7Ga0.3As外延层；46、第二Al0.7Ga0.3As外延层；47、Al0.1Ga0.9As外延层；48、Al元素的组分从0.1渐变至0.7的AlGaAs过渡层；5、第二DBR层；6、欧姆接触层；7、电极；8、透明绝缘层。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。在描述本专利技术实施例之前，需要说明的是，本专利技术中所述的衬底包括但不限于GaAs层，有源层包括但不限于MQW，欧姆接触层包括但不限于GaAs层。下面是对具体实施方式的详细说明。实施例一如图1所示为本专利技术实施例提供的一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底1、第一DBR层2、有源层3、氧化限制层4、第二DBR层5、欧姆接触层6和电极7。所述氧化限制层4包括依次层叠设置的Al0.9Ga0.1As外延层41、AlXGa1-XAs外延层42和Al0.98Ga0.02As外延层43，所述Al0.9Ga0.1As外延层41靠近所述有源层3设置，所述Al0.98Ga0.02As外延层43靠近所述第二DBR层5设置，如图2所示。其中X为Al元素的组分，X大于等于0且小于0.9。所述第一DBR层2为N-DBR层，第二DBR层为P-DBR层。本实本文档来自技高网...

【技术保护点】
1.一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，其特征在于，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分， X大于等于0且小于0.9。

【技术特征摘要】
1.一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，其特征在于，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1-XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。2.根据权利要求1所述的低氧化应力的VCSEL芯片，其特征在于，所述X为0.8。3.根据权利要求1所述的地氧化应力的VCSEL芯片，其特征在于，所述X大于等于0且小于等于0.5。4.根据权利要求1所述的地氧化应力的VCSEL芯片，其特征在于，所述X为0。5.根据权利要求1或2所述的低氧化应力的VCSEL芯片，其特征在于，所述氧化限制层还包括第一Al0.7Ga0.3As外延层，所述第一Al0.7Ga0.3As外延层设于所述AlXGa1-XAs外延层和所述Al0.98Ga0.02As外延层之间。6.根据权利要求1或2所述的低氧化应力的VCSEL芯片，其特征在于，所述氧化限制层还包括第二Al0.7Ga0.3As外延层，所述第二Al0.7Ga0.3As外延层设于所述Al0.98G...

【专利技术属性】
技术研发人员：贾钊，赵炆兼，郭冠军，曹广亮，赵丽，
申请(专利权)人：厦门乾照半导体科技有限公司，
类型：发明
国别省市：福建,35