双极性接面型晶体管、其形成方法以及相关的集成电路技术

在一些实施例中，提供一种双极性接面型晶体管(BJT)。此双极性接面型晶体管可包括被配置在一半导体基板内的集极区。被配置在半导体基板内，并且被布置在集极区内的基极区。被配置在半导体基板内，并且被布置在基极区内的射极区。被配置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开的金属前介电层。被布置在射极区上以及金属前介电层内的多个第一凹陷防止柱状物，其中每一个第一凹陷防止柱状物包括导电且电性浮接的冗余栅极。

Bipolar junction transistors, their formation methods and related integrated circuits

In some embodiments, a bipolar junction transistor (BJT) is provided. The bipolar junction transistor may include a collector region configured in a semiconductor substrate. The device is arranged in a semiconductor substrate and is arranged in the base region of the collector region. The device is arranged in the semiconductor substrate and arranged in the emitter region of the base region. The metal front dielectric layer is arranged on the upper surface of the semiconductor substrate and separates the upper surface of the semiconductor substrate from the lowest metal internal interconnection layer. A plurality of first depressions arranged on the emitter region and in the metal front dielectric layer prevent columnar objects, each of which prevents the columnar objects from including conductive and electrically floating redundant grids.

【技术实现步骤摘要】
双极性接面型晶体管、其形成方法以及相关的集成电路
本公开涉及一种双极性接面型晶体管，特别是具有凹陷防止柱状物和环形凹陷防止结构的双极性接面型晶体管。
技术介绍
双极性接面型晶体管(BJT)通常用于高频应用的数字和模拟集成电路(IC)装置。双极性接面型晶体管包括共享阴极区或阳极区的两个P-N接面，其称为基极。基极分隔开具有相同导电类型的两个区域，称为射极和集极，其与基极的导电类型相反。根据导电类型，双极性接面型晶体管可以是NPN类型或PNP类型。由于双极性接面型晶体管的结构，双极性接面型晶体管通常占有电路的一大部分。
技术实现思路
本公开提供一种双极性接面型晶体管，包括一集极区，设置在一半导体基板内；一基极区，设置在半导体基板内，并且位在集极区内；一射极区，设置在半导体基板内，并且位在基极区内；一介电层，设置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开；以及多个第一柱状物结构，设置在射极区上以及介电层内。本公开提供一种双极性接面型晶体管的形成方法，包括：在一半导体基板中形成一集极区；在半导体基板中形成一基极区，并且基极区设置在集极区内；在半导体基板中形成一射极区，并且射极区设置在基极区内；在半导体基板的上表面上形成一金属前介电层；在射极区上形成多个冗余栅极，并且冗余栅极是位在金属前介电层内；在射极区上形成环形结构，并且环形结构是位在金属前介电层内，其中环形结构围绕冗余栅极；使冗余栅极和环形结构与一过渡金属反应，从而形成多个凹陷防止柱状物和一环形凹陷防止结构；以及对金属前介电层执行一化学机械研磨(CMP)工艺。本公开提供一种集成电路，包括一第一集成电路区。第一集成电路区包括一射极区，设置在一半导体基板内；一环形的基极区，设置在半导体基板内，并且横向地围绕射极区；一环形的射极区，设置在半导体基板内，并且横向地围绕环形的基极区；一金属前介电层，设置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开；以及多个凹陷防止柱状物，设置在射极区上，并且在金属前介电层内，其中凹陷防止柱状物的每一者包括导电且电性浮接的冗余栅极；集成电路还包括一第二集成电路区；第二集成电路区包括一半导体装置，具有设置在半导体基板内的一对源极/漏极区，其中一对源极/漏极区是分隔开的；以及一栅极堆叠，设置在半导体基板上，并且位在对源极/漏极区之间，其中栅极堆叠包括将一栅极电极与半导体基板分隔开的一第一栅极氧化物层。附图说明本公开的观点从后续实施例以及附图可以更佳理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。图1为根据一些实施例的具有多个凹陷防止柱状物的双极性接面型晶体管的俯视图。图2为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的剖面图。图3为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的剖面图。图4至图15为包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的形成方法的剖面图。图16A和图16B为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的形成方法的流程图。附图标记列表100～双极性接面型晶体管102～半导体基板104～基板隔离区106～接触窗108～第一隔离结构110～集极区112～第二隔离结构114～基极区116～第三隔离结构118～射极区120～金属前介电层122～凹陷防止柱状物124～冗余栅极126～第一凹陷防止柱状物128～第二凹陷防止柱状物130～第三凹陷防止柱状物132～第四凹陷防止柱状物134～环形凹陷防止结构136～环形栅极138～侧壁间隔物200～集成电路101～第一集成电路区202～第一井区204～第二井区206～第三井区208～第一深井区210～第一栅极氧化物层212～第二集成电路区214～第五隔离结构216～第四井区218～第二深井区220～源极/漏极区222～第一栅极堆叠224～栅极电极226～第一金属间介电层228～内部互连结构230～导电特征232～层间介电层234～凸块下金属化堆叠236～钝化层238～凸块下金属化层302～第三集成电路区304～第二栅极堆叠306～第二栅极电极702～介电层704～导电层124’～冗余栅极136’～环形栅极224’～第一栅极电极1202～过渡金属层1204～退火工艺1600～流程图1602-1628～操作具体实施方式现在将参照附图描述本公开，其中相同的参照标记被用以指示相同的元件，并且其中所显示的结构不必照比例绘制。应理解说明书内容和对应的附图不以任何方式限制本公开的范围，并且说明书内容和附图仅提供一些示例来说明本公开的概念可以表现的一些方式。本公开提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。在一些方法中，通过在半导体基板中形成具有第一导电类型(例如：具有一掺杂浓度的N型)的集极区来制造具有双极性接面型晶体管(BJT)的集成电路(IC)。具有第二导电类型(例如：具有一掺杂浓度的P型)的基极区接着被形成在半导体基板内，并且被布置在集极区内。具有第一导电类型(例如：具有一掺杂浓度的N型)的射极区接着被形成在半导体基板内，并且被布置在基极区内。因此，所形成的双极性接面型晶体管在射极区与基极区之间具有第一P-N接面，并且在基极区与集极区之间具有第二P-N接面。在形成双极性接面型晶体管之后，将金属前介电(pre-metaldielectric)层配置在半导体基板的上表面上，以在集成电路的装置与随后形成的内部互连层之间提供电性隔离。一般来说，在形成金属前介电层之后，会在金属前介电层上执行化学机械研磨(CMP)工艺。举例来说，化学机械研磨工艺移除一部分金属前介电层，以暴露用于后续工艺(例如：用于替代多晶硅栅极(RPG)工艺的蚀刻)的集成电路装置的下方的特征(例如：牺牲栅极)及/或为装置和金属前介电层的下方的特征提供均匀的高度(例如：形成均匀的金属栅极高度)。另外，其他各种化学机械研磨工艺(例如：平坦化替代多晶硅栅极工艺所形成的金属栅极的化学机械研磨工艺)可以移除一部分金属前介电层。然而，由于化学机械研磨工艺的工艺参数(例如：化学研磨液成分、压力、速度、时间等本文档来自技高网...

【技术保护点】
1.一种双极性接面型晶体管，包括：一集极区，设置在一半导体基板内；一基极区，设置在上述半导体基板内，并且位在上述集极区内；一射极区，设置在上述半导体基板内，并且位在上述基极区内；一介电层，设置在上述半导体基板的上表面上，并且将上述半导体基板的上述上表面与最下方的一金属内部互连层分隔开；以及多个第一柱状物结构，设置在上述射极区上以及上述介电层内。

【技术特征摘要】
2017.09.29 US 62/565,216;2018.03.26 US 15/935,3631.一种双极性接面型晶体管，包括：一集极区，设置在一半导体基板内；一基极区，设置在上述半导体基板内，并且位在上述集极区内；一射极区，设置在上述半导体基板内，并且位在上述基极区内；一介电层，设置在上述半导体基板的上表面上，并且将上述半导体基板的上述上表面与最下方的一金属内部互连层分隔开；以及多个第一柱状物结构，设置在上述射极区上以及上述介电层内。2.如权利要求1所述的双极性接面型晶体管，还包括：一第一隔离结构，包括设置在上述半导体基板内并且位在上述基极区与上述集极区之间的介电材料；以及多个第二柱状物结构，设置在上述第一隔离结构上，并且在上述介电层内，其中上述第二柱状物的每一者包括导电且电性浮接的冗余栅极。3.如权利要求1所述的双极性接面型晶体管，还包括：一第二隔离结构，包括设置在上述半导体基板内并且位在上述集极区与一隔离井之间的介电材料，其中上述隔离井设置在上述半导体基板内，并且围绕上述集极区；以及多个第三柱状物结构，设置在上述第二隔离结构上，并且位在上述介电层内，其中上述第三柱状物的每一者包括导电且电性浮接的冗余栅极。4.如权利要求3所述的双极性接面型晶体管，还包括：一第三隔离结构，包括设置在上述半导体基板内，并且围绕上述隔离井的介电材料；以及多个第四柱状物结构，设置在上述第三个隔离结构上，并且在上述介电层内，其中上述第四柱状物的每一者包括导电且电性浮接的冗余栅极。5.如权利要求1所述的双极性接面型晶体管，还包括：一环形结构，设置在上述射极区上，并且围绕上述第一柱状物结构，其中上述环形结构位在上述介电层内。6.如权利要求1所述的双极性接面型晶体管，其中上述第一柱状物结构的每一者包括导电且电性浮接的冗余栅极。7.一种双...

【专利技术属性】
技术研发人员：陈奕寰，周建志，郑光茗，林孟汉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71