一种沟槽型三极管及其制作方法技术

本发明专利技术公开一种沟槽型三极管及其制作方法，所述制作方法包括：提供第一导电类型的衬底并在该衬底的上表面生长第一导电类型的第一外延层；在第一外延层内形成沟槽；在沟槽的底部和侧壁及第一外延层的上表面生长第二导电类型的第二外延层；在第二外延层的表面生长掺杂第一导电类型杂质的多晶硅层；回刻蚀多晶硅层，保留填充在沟槽内的多晶硅层；对沟槽外的第二外延层进行掺杂并形成第二导电类型的高掺杂区；生长绝缘层；快速退火处理，激发所述多晶硅层中的所述第一导电类型杂质扩散至所述多晶硅层外围的第二外延层的表层中并形成第一导电类型的扩散区。本发明专利技术所述沟槽型三极管具有较大的发射极面积，更高的发射效率和更佳的电流能力。

【技术实现步骤摘要】
一种沟槽型三极管及其制作方法
本专利技术涉及半导体
，尤其是一种沟槽型三极管及其制作方法。
技术介绍
三极管，也称双极型晶体管，作为半导体基本元器件之一，其具有电流放大的功能，是电子电路的核心元件。三极管包括基区、发射区和集电区，所述基区较薄，而发射区较厚且杂质浓度大，所述发射区和所述基区之间形成有发射结，所述集电区和所述基区之间形成有集电结，从所述基区、发射区和集电区分别引出相应的电极，即基极、发射极和集电极。三极管的性能通常与电流放大倍数、集电极与基极之间的击穿电压、集电极与发射极之间的击穿电压、发射极与集电极之间的饱和压降等电性参数有关。请参见图1，图中示出了常规的三极管结构，其包括第一导电类型的衬底1’和生长在所述衬底1’上表面的第二导电类型的外延层2’，所述衬底1’与所述外延层2’之间形成有集电极埋层31’，所述集电极埋层31’通过集电极磷桥32’与集电极33’连接；同时，所述外延层2’内形成有第一导电类型的基区4’，所述基区4’通过一掺杂浓度更高的第一导电类型的高掺杂区41’与基极42’连接；所述基区4’内还形成有第二导电类型的发射区5’，所述发射区5’与发射极51’连接。常规结构的三极管的发射极位于硅片的表面，其发射极面积的大小受芯片面积的大小限制，进而影响三极管的电流能力。
技术实现思路
本专利技术要解决的技术问题是提供一种沟槽型三极管，该沟槽型三极管具有较高的发射效率和更好的电流能力。为解决上述技术问题，本专利技术采用下述技术方案：该沟槽型三极管包括：第一导电类型的衬底；形成于所述衬底的上表面的第一导电类型的第一外延层；位于所述第一外延层内的沟槽；位于所述沟槽的底部和侧壁的第二导电类型的掺杂区；形成于所述沟槽外且连接所述掺杂区的第二导电类型的高掺杂区；形成于所述掺杂区的表面的第一导电类型的扩散区；填充在所述沟槽内的多晶硅层；覆盖在所述高掺杂区的上表面及所述多晶硅层的上表面的绝缘层；连接所述高掺杂区的基极；连接所述多晶硅层的发射极；连接所述衬底的下表面的集电极。另外，本专利技术还提供所要求保护的沟槽型三极管的制作方法，其包括以下步骤：S1：提供第一导电类型的衬底；S2：在所述衬底的上表面生长第一导电类型的第一外延层；S3：刻蚀所述第一外延层并在所述第一外延层内形成沟槽；S4：在所述沟槽的底部和侧壁及所述第一外延层的上表面生长第二导电类型的第二外延层；S5：在所述第二外延层的表面生长掺杂第一导电类型杂质的多晶硅层；S6：回刻蚀所述多晶硅层，保留填充在所述沟槽内的多晶硅层；S7：对所述沟槽外所述第二外延层进行第二导电类型杂质掺杂并形成掺杂浓度高于所述第二外延层的掺杂浓度的第二导电类型的高掺杂区；S8：在所述沟槽外的所述第二外延层的上表面与所述多晶硅层的上表面生长绝缘层；S9：快速退火处理，激发所述多晶硅层中的所述第一导电类型杂质扩散至所述多晶硅层外围的第二外延层的表层中并形成第一导电类型的扩散区；S10：刻蚀所述绝缘层形成接触孔，在所述绝缘层上表面生长金属层，刻蚀所述金属层形成连接所述高掺杂区的基极和连接所述多晶硅层的发射极，在所述衬底的下表面生长集电极。与现有技术相比，本专利技术具有下述有益效果：(1)本专利技术所述沟槽型三极管采用了沟槽型的发射极和基极设计，其具有较大的发射极面积，从而使得所述沟槽型三极管具有更高的发射效率和更低的导通电阻，更佳的电流能力。(2)所述沟槽型三极管以所述掺杂区和所述高掺杂区作为基区，其中所述高掺杂区与基极连接，因为所述高掺杂区的掺杂浓度较高，因此可减小基区电阻，减小基区输入阻抗。(3)本专利技术所述沟槽型三极管以所述扩散区作为发射区，本专利技术所述的沟槽型三极管的制作方法中通过对填充在所述沟槽内的掺杂多晶硅层进行热处理，使得所述多晶硅层中的杂质扩散进入所述第二外延层中而形成所述扩散区，所述扩散区形成于所述第二外延层表层，深度较浅，从而使得发射结的厚度也较小，进而使得所述沟槽型三极管具有较高的发射效率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为常规三极管的剖面结构示意图；图2是本专利技术一实施例提供的沟槽型三极管的剖面结构示意图；图3是本专利技术一实施例提供的沟槽型三极管的制作方法的流程示意图；图4至图11是本专利技术一实施例提供的沟槽型三极管的形成过程的剖面结构示意图。附图标记说明：1’：衬底；2’：外延层；31’：集电极埋层；32’：磷桥；33’：集电极；4’：基区；41’：高掺杂区；42’：基极；5’：发射区；51’：发射极。10：衬底；20：第一外延层；30：沟槽；40：第二外延层；41：掺杂区；42：高掺杂区；43：扩散区；50：多晶硅层；60：绝缘层；61：接触孔；61a：基极接触孔；61b：发射极接触孔61b；71：基极；72：发射极；73：集电极。具体实施方式本专利技术主要针对传统三极管电流能力受限的问题提供一种解决方案。为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。请参阅图2，一种沟槽型三极管，其包括：第一导电类型的衬底10；形成于所述衬底10的上表面的第一导电类型的第一外延层20；位于所述第一外延层20内的沟槽30；位于所述沟槽30的底部和侧壁的第二导电类型的掺杂区41；形成于所述沟槽30外且连接所述掺杂区41的第二导电类型的高掺杂区42；形成于所述掺杂区41的表面的第一导电类型的扩散区43；填充在所述沟槽30内的多晶硅层50；覆盖在所述高掺杂区42的上表面及所述多晶硅层50的上表面的绝缘层60；连接所述高掺杂区42的基极71；连接所述多晶硅层50的发射极72；连接所述衬底10的下表面的集电极73。本专利技术所述沟槽型三极管采用了沟槽型的发射极和基极设计，其具有较大的发射极面积，从而使得所述沟槽型三极管具有更高的发射效率和更低的导通电阻，更佳的电流能力。所述沟槽型三极管以所述掺杂区41和所述高掺杂区42作为基区，其中所述高掺杂区42与基极71连接，因为所述高掺杂区42的掺杂浓度较高，因此可减小基区电阻，减小基区输入阻抗。请参阅图3，一种沟槽型三极管的制作方法，其包括如下步骤：S1：提供第一导电类型的衬底10；S2：在所述衬底10的上表面生长第一导电类型的第一外延层20；S3本文档来自技高网...

【技术保护点】
1.一种沟槽型三极管，其特征在于，包括：第一导电类型的衬底；形成于所述衬底的上表面的第一导电类型的第一外延层；位于所述第一外延层内的沟槽；位于所述沟槽的底部和侧壁的第二导电类型的掺杂区；形成于所述沟槽外且连接所述掺杂区的第二导电类型的高掺杂区；形成于所述掺杂区的表面的第一导电类型的扩散区；填充在所述沟槽内的多晶硅层；覆盖在所述高掺杂区的上表面及所述多晶硅层的上表面的绝缘层；连接所述高掺杂区的基极；连接所述多晶硅层的发射极；连接所述衬底的下表面的集电极。

【技术特征摘要】
1.一种沟槽型三极管，其特征在于，包括：第一导电类型的衬底；形成于所述衬底的上表面的第一导电类型的第一外延层；位于所述第一外延层内的沟槽；位于所述沟槽的底部和侧壁的第二导电类型的掺杂区；形成于所述沟槽外且连接所述掺杂区的第二导电类型的高掺杂区；形成于所述掺杂区的表面的第一导电类型的扩散区；填充在所述沟槽内的多晶硅层；覆盖在所述高掺杂区的上表面及所述多晶硅层的上表面的绝缘层；连接所述高掺杂区的基极；连接所述多晶硅层的发射极；连接所述衬底的下表面的集电极。2.一种沟槽型三极管的制作方法，其特征在于，包括以下步骤：S1：提供第一导电类型的衬底；S2：在所述衬底的上表面生长第一导电类型的第一外延层；S3：刻蚀所述第一外延层并在所述第一外延层内形成沟槽；S4：在所述沟槽的底部和侧壁及所述第一外延层的上表面生长第二导电类型的第二外延层；S5：在所述第二外延层的表面生长掺杂第一导电类型杂质的多晶硅层；S6：回刻蚀所述多晶硅层，保留填充在所述沟槽内的多晶硅层；S7：对所述沟槽外所述第二外延层进行第二导电类型杂质掺杂并形成掺杂浓度高于所述第二外延层的掺杂浓度的第二导电类型的高掺杂区；S8：在所述沟槽外的所述第二外延层的上表面与所述多晶硅层的上表面生长绝缘层；S9：快速退火处理，激发所述多晶硅层中的所述第一导电类型杂质扩散至所述多晶硅层外围的第二外延层的表层中并形成第一导电类型的扩散区；S10：刻蚀所述绝缘层形成接触孔，在所述绝缘层上表面生长金属层，刻蚀所述金属层形成连接所述高掺杂区的基极和连接所述多晶硅层的发射极，在所述衬底的下表面生...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：盛世瑶兰深圳科技有限公司，
类型：发明
国别省市：广东,44