一种具有静电放电保护的集成电路装置包括具有阱的衬底，所述阱具有第一导电类型且形成在所述衬底上。漏极区具有至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在阱中，所述至少一个漏极导电嵌体位于所述阱上。漏极导电嵌体电连接到漏极扩散区及输入/输出接垫。源极区包括多个源极扩散区，所述多个源极扩散区具有第二导电类型且植入在阱中，且所述源极扩散区电连接到电压端子。
Integrated Circuit Device with Electrostatic Discharge Protection
An integrated circuit device with electrostatic discharge protection includes a substrate having a well having a first conductive type and formed on the substrate. The drain region has at least one drain diffusion region and at least one drain conductive inlay. The at least one drain diffusion region has a second conductive type and is implanted in a well. The at least one drain conductive inlay is located in the well. The drain conductive inlay is electrically connected to the drain diffusion zone and the input/output pad. The source region comprises a plurality of source diffusion regions, which have a second conductive type and are implanted in a well, and the source diffusion region is electrically connected to a voltage terminal.
【技术实现步骤摘要】
具有静电放电保护的集成电路装置
本揭露的实施例是有关于一种具有静电放电保护的集成电路装置。
技术介绍
保护集成电路(integratedcircuit，IC)装置免受静电放电(electrostaticdischarge，ESD)影响是重要的，原因是静电放电可能会对此种装置造成实质性损坏。举例来说，针对金属氧化物半导体(metal-oxidesemiconductor，MOS)装置的静电放电保护可采用被设置成对静电放电电压进行放电的寄生双极晶体管(parasiticbipolartransistor)，且漏极延伸式金属氧化物半导体晶体管(drain-extendedMOStransistor)已被用于静电放电保护。
技术实现思路
本揭露公开一种具有静电放电保护的集成电路装置，其特征在于，包括：衬底；阱，具有第一导电类型且形成在所述衬底上；漏极区，包括至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在所述阱中，所述至少一个漏极导电嵌体位于所述阱上，所述漏极导电嵌体电连接到所述漏极扩散区及输入/输出接垫；以及源极区，包括多个源极扩散区，所述多个源极扩散区具有所述第二导电类型且植入在所述阱中，所述源极扩散区电连接到电压端子。附图说明结合附图阅读以下详细说明，会最佳地理解本专利技术的各个态样。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1是示意性地说明根据一些实施例的具有静电放电保护的示例性集成电路装置的各个方面的俯视图。图2是说明图1中所示示例性集成电路装置的各个方面的侧剖视图。图3是说明图1及图2中所示示例性集成电路装置的等效寄生晶体管的电路图。图4是示意性地说明根据一些实施例的具有静电放电保护的另一示例性集成电路装置的各个方面的俯视图。图5是示意性地说明根据一些实施例的具有静电放电保护的另一示例性集成电路装置的各个方面的俯视图。图6是说明图5中所示示例性集成电路装置的各个方面的侧剖视图。图7是说明图5及图6中所示示例性集成电路装置的等效寄生晶体管的电路图。图8是说明根据一些实施例的为集成电路装置提供静电放电保护的方法的各个方面的程序流程图。附图标号说明10：装置/集成电路装置/N型金属氧化物半导体装置11：装置/鳍型场效晶体管金属氧化物半导体装置/垂直式结构装置20：装置/集成电路装置/正性金属氧化物半导体装置100：衬底/p衬底102：阱/p阱110、210：漏极区112：漏极扩散区/n+扩散区/漏极n+扩散区113：漏极n+扩散区114：漏极导电嵌体/多晶硅嵌体/漏极多晶硅嵌体116、126、154、216、226、254：导体118、218：输入/输出接垫120、220：源极区122：源极扩散区/n+扩散区/源极n+扩散区123：源极n+扩散区124：导电嵌体/源极导电嵌体/多晶硅嵌体/源极多晶硅嵌体128：电压端子/VSS端子150：主体电压端子/主体VSS电压端子152：扩散区/主体电压扩散区/p+扩散区/p+主体扩散区153：主体p+扩散区156：导电嵌体/多晶硅嵌体160：寄生晶体管/寄生NPN晶体管162：内部电路164、264：射极166、266：基极168、268：集电极170、270：二极管/寄生二极管172、272：阴极174、274：阳极176、276：电阻器202：阱/n阱212：扩散区/p+扩散区/漏极p+扩散区214：多晶硅嵌体/漏极多晶硅嵌体222：源极p+扩散区/源极扩散区/p+扩散区224：多晶硅嵌体/源极多晶硅嵌体228：电压端子/VDD端子250：主体电压端子/主体VDD电压端子252：n+扩散区256：多晶硅嵌体260：寄生晶体管300：方法310、312、314、316、318、320、322：步骤a、b：路径P：间距/距离/共用距离/多晶硅-多晶硅间距具体实施方式以下公开内容提供本揭露用于实作的不同特征的许多不同的实施例或实例。以下阐述组件及设置形式的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。漏极延伸式金属氧化物半导体(MOS)晶体管已被用于静电放电(ESD)保护。此种装置具有用于散热的较大硅体积、用于均匀地接通所述装置的较高漏极侧电阻、及用于在静电放电事件期间避开易受损装置表面的较深路径。然而，此种漏极延伸式装置所提供的静电放电稳健性(ESDrobustness)有限，原因是漏极延伸式金属氧化物半导体的源极侧区域仍保持原样。另外，在特定集成电路制造技术(例如，具有垂直式装置构造(即，鳍型场效晶体管(FinFET))的技术)中，金属氧化物半导体装置的源极区域未必能任意地增大。根据本揭露的各个方面，集成电路装置提供增强的静电放电保护。集成电路装置具有带有阱的衬底，所述阱具有第一导电类型且形成在所述衬底上。漏极区包括至少一个漏极扩散区及至少一个漏极导电嵌体(例如多晶硅嵌体)，所述至少一个漏极扩散区具有第二导电类型且植入在所述阱中，所述至少一个漏极导电嵌体位于所述阱上。漏极多晶硅嵌体电连接到漏极扩散区及输入/输出(input/output，I/O)接垫。源极区包括多个源极扩散区，所述多个源极扩散区具有第二导电类型且植入在所述阱中，且所述源极扩散区电连接到电压端子。因此，所公开实例在增大静电放电电流吸收路径(ESDcurrentsinkingpath)且维持所期望多晶硅间距以保持高外延质量的同时提供简单的结构及布线风格。此外，所公开装置及方法适合于平面式集成电路技术与垂直式集成电路技术二者。图1是说明根据一些所公开实施例的示例性集成电路装置的俯视图，且图2是说明根据一些所公开实施例的示例性集成电路装置的侧剖视图。所说明装置10包括衬底100，衬底100在图1所示实例中为p衬底。衬底100上形成有具有第一导电类型的阱102。图1及图2中所示示例性装置10为N型金属氧化物半导体(N-typemetal-oxide-semiconductor，NMOS)装置，且因此阱102为p阱。漏极区110由至少一个漏极扩散区112形成且植入在p阱102中，且至少一个漏极导电嵌体114沉积在p阱102上。在所说明实例中，漏极导电嵌体为多晶硅嵌体(polysilic本文档来自技高网...
【技术保护点】
1.一种具有静电放电保护的集成电路装置，其特征在于，包括：衬底；阱，具有第一导电类型且形成在所述衬底上；漏极区，包括至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在所述阱中，所述至少一个漏极导电嵌体位于所述阱上，所述漏极导电嵌体电连接到所述漏极扩散区及输入/输出接垫；以及源极区，包括多个源极扩散区，所述多个源极扩散区具有所述第二导电类型且植入在所述阱中，所述源极扩散区电连接到电压端子。
【技术特征摘要】
2017.09.29 US 15/720,5751.一种具有静电放电保护的集成电路装置，其特征在于，包括：衬底；阱，具有第一导电类型且形成在所述衬底上；漏极区，包括至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少...
【专利技术属性】
技术研发人员：彭柏霖，李介文，竹立炜，张伊锋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。