堆叠半导体装置、系统及在半导体装置中传输信号的方法制造方法及图纸

提供了一种堆叠半导体装置、系统及在半导体装置中传输信号的方法。一种堆叠半导体装置，其包括：多个半导体裸片，其沿第一方向堆叠；M个数据路径，其电连接所述多个半导体裸片，一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。

Stacked Semiconductor Devices, Systems and Methods of Transmitting Signals in Semiconductor Devices

A stacked semiconductor device, system and a method for transmitting signals in a semiconductor device are provided. A stacked semiconductor device includes: a plurality of semiconductor bare sheets stacked in the first direction; M data paths, which electrically connect the plurality of semiconductor bare sheets; one data path includes one or more silicon-piercing through holes, where M is a positive integer; and a transmission circuit, which includes M serialization units configured to serialize P transmission signals. For M serial signals, the M serial signals are output to the M data paths, where P is a positive integer greater than M, and the receiving circuit includes M parallel units configured to receive the M serial signals from the M data paths, and the M serial signals are parallelized to the P transmission signals. The corresponding P received signals.

【技术实现步骤摘要】
堆叠半导体装置、系统及在半导体装置中传输信号的方法相关申请的交叉引用本申请要求于2017年9月28日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2017-0126045的优先权，该专利申请的公开内容通过引用全部并入本文。
示例实施例总体上涉及半导体集成电路，并且更具体地涉及一种堆叠半导体装置、包括堆叠半导体装置的系统及在堆叠半导体装置中传输信号的方法。
技术介绍
多个电路集成在有限区域中，以实现高容量、电路的微型化、高运算速度等。例如，通过增加硬件的速度和/或增加软件的复杂度来增加主存储器的存储容量和速度。多个半导体裸片可以堆叠在存储器芯片的封装件中，以增加同一区域内的存储容量。许多穿硅通孔可以用于在堆叠结构中实现高带宽信号传输。然而，半导体裸片中的大量穿硅通孔可能增加芯片尺寸。
技术实现思路
一些示例实施例提供一种堆叠半导体装置和包括堆叠半导体装置的系统，该堆叠半导体装置能够在堆叠的半导体裸片之间执行有效的信号传输。一些示例实施例可以提供一种在堆叠的半导体裸片中传输信号的方法。根据示例实施例，堆叠半导体装置包括：沿第一方向堆叠的多个半导体裸片；M个数据路径，所述数据路径电本文档来自技高网...

【技术保护点】
1.一种堆叠半导体装置，其包括：沿第一方向堆叠的多个半导体裸片；M个数据路径，所述数据路径电连接所述多个半导体裸片中的两个半导体裸片，所述M个数据路径中的一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。

【技术特征摘要】
2017.09.28 KR 10-2017-01260451.一种堆叠半导体装置，其包括：沿第一方向堆叠的多个半导体裸片；M个数据路径，所述数据路径电连接所述多个半导体裸片中的两个半导体裸片，所述M个数据路径中的一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。2.根据权利要求1所述的堆叠半导体装置，其中，所述M个串行化单元中的一个包括：N个传输门，其被配置为分别响应于具有不同相位的N个串行化选通脉冲信号，以循环次序将所述P个发送信号中的N个发送信号传输到所述M个数据路径中的每一个。3.根据权利要求1所述的堆叠半导体装置，其中，所述M个并行化单元中的一个包括：N个触发器，其被配置为分别响应于具有不同相位的N个并行化选通脉冲信号，对所述M个串行信号中的相应一个进行采样，以产生所述P个接收信号中的与所述N个触发器相对应的N个接收信号。4.根据权利要求1所述的堆叠半导体装置，其中，所述M个并行化单元中的一个包括：N个传输门，其被配置为分别响应于具有不同相位的N个并行化选通脉冲信号，对所述M个串行信号中的相应一个进行采样，以产生所述P个接收信号中的对应的N个接收信号。5.根据权利要求4所述的堆叠半导体装置，其中，所述N个并行化选通脉冲信号中的一个的脉冲宽度与所述M个串行信号的一个数据位的持续时间相对应，并且其中，所述N个并行化选通脉冲信号中的一个的脉冲宽度短于所述M个串行信号的所述一个数据位的所述持续时间。6.根据权利要求1所述的堆叠半导体装置，还包括：一个或更多个选通脉冲路径，其电连接所述多个半导体裸片，所述一个或更多个选通脉冲路径中的每一个包括一个或更多个穿硅通孔，其中，所述M个并行化单元中的一个响应于通过所述一个或更多个选通脉冲路径传输的一个或更多个并行化选通脉冲信号，将所述M个串行信号中的相应一个并行化为所述P个接收信号中的对应接收信号。7.根据权利要求6所述的堆叠半导体装置，其中，所述发送电路还包括：选通脉冲产生电路，其被配置为基于源时钟信号产生所述一个或更多个并行化选通脉冲信号，以将所述一个或更多个并行化选通脉冲信号输出到所述一个或更多个选通脉冲路径。8.根据权利要求7所述的堆叠半导体装置，其中，所述选通脉冲产生电路还被配置为基于所述源时钟信号产生与所述一个或更多个并行化选通脉冲信号中的对应并行化选通脉冲信号同步的一个或更多个串行化选通脉冲信号，以及其中，所述M个串行化单元中的一个串行化单元响应于所述一个或更多个串行化选通脉冲信号，将所述P个发送信号中的对应发送信号串行化为所述M个串行信号中的相应一个。9.根据权利要求6所述的堆叠半导体装置，其中，所述发送电路还包括选通脉冲产生电路，所述选通脉冲产生电路被配置为产生一个或更多个采样时钟信号，以将所述一个或更多个采样时钟信号输出到所述一个或更多个选通脉冲路径，以及其中，所述接收电路还包括脉冲产生电路，所述脉冲产生电路被配置为从所述一个或更多个选通脉冲路径接收所述一个或更多个采样时钟信号，并产生与所述一个或更多个采样时钟信号的上升沿和/或下降沿同步的所述一个或更多个并行化选通脉冲信号。10.根据权利要求6所述的堆叠半导体装置，其中，所述发送电路还包括选通脉冲产生电路，所述选通脉冲产生电路被配置为产生一个或更多个选通脉冲差分信号对，以将所述一个或更多个选通脉冲差分信号对输出到所述一个或更多个选通脉冲路径，以及其中，所述接收电路还包括差分放大电路，所述差分放大电路被配置为从所述一个或更多个选通脉冲路径接收所述一个或更多个选通脉冲差分信号对，并基于所述一个或更多个选通脉冲差分信号对产生所述一个或更多个并行化选通脉冲信号。11.根据权利要求1所述的堆叠半导体装置，其中，所述M个串行化单元中的一个串行化单元对所述P个发送信号中的N个发送信号进行串行化，以产生所述M个串行信号中的对应一个串行信号，以及其中，所述M个并行化单元中的一个对所述M个串行信号中的对应一个串行信号进行并行化，以产生所述P个接收信号中的N个接收信...

【专利技术属性】
技术研发人员：李海硕，金昭映，禹升汉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR