使用内部存储器设备代码的存储器控制器错误校验过程制造技术

描述了一种装置。该装置包括用来从存储器设备接收数据的存储器控制器。该存储器控制器包括错误校验逻辑电路。该错误校验逻辑电路用来从存储器设备接收错误校验代码。该错误校验代码是在存储器设备内根据该数据生成的。该错误校验逻辑电路包括用来根据从存储器设备接收到的数据来生成错误校验代码的第二版本并且将所接收到的错误校验代码与错误校验代码的第二版本相比较以了解从存储器控制器接收的该数据是否被损坏的电路。

Memory Controller Error Check Procedure Using Internal Memory Device Code

A device is described. The device includes a memory controller for receiving data from a memory device. The memory controller includes error checking logic circuit. The error-checking logic circuit is used to receive error-checking codes from memory devices. The error check code is generated from the data in the memory device. The error-checking logic circuit includes a circuit for generating a second version of the error-checking code based on the data received from the memory device and comparing the received error-checking code with the second version of the error-checking code to see whether the data received from the memory controller has been damaged.

【技术实现步骤摘要】
使用内部存储器设备代码的存储器控制器错误校验过程
本专利技术的领域总体上涉及计算科学，并且更具体地涉及使用内部存储器设备代码的存储器控制器错误校验过程。
技术介绍
在许多计算机系统中，一个相关的问题是系统存储器(也被称为“主存储器”)。在这里，正如本技术中所理解的那样，计算系统通过执行存储在系统存储器中的程序代码和从系统存储器读取程序代码对其进行操作的数据/将程序代码对其进行操作的数据写到系统存储器来操作。照此，在计算系统的操作的过程内，许多程序代码和数据读以及许多数据写大量利用系统存储器。因此，寻找提高系统存储器访问性能的方式是计算系统工程师的一个动机。附图说明可以结合下面附图从下面的详细描述获得本专利技术的更好理解，在其中：图1示出x4DIMM和x8DIMM；图2示出另一组x4和x8DIMM；图3a、3b和3c涉及错误校验过程；图4示出SEC代码；图5示出错误校验过程；图6示出计算系统。具体实施方式如在本领域中已知的，双列直插式存储器模块（DIMM）被用来实施各种种类的计算系统（例如服务器、个人计算机塔等等）中的系统存储器（也被称为主存储器）。在典型场景中，一个或多个DIMM相应本文档来自技高网...

【技术保护点】
1.一种装置，包括：用来从存储器设备接收数据的存储器控制器，该存储器控制器包括错误校验逻辑电路，该错误校验逻辑电路用来从存储器设备接收错误校验代码，该错误校验代码是在存储器设备内根据该数据生成的，该错误校验逻辑电路包括用来根据从存储器设备接收到的数据来生成错误校验代码的第二版本并且将所接收到的错误校验代码与错误校验代码的第二版本相比较以了解从存储器控制器接收的该数据是否被损坏的电路。

【技术特征摘要】
2017.09.29 US 15/7212521.一种装置，包括：用来从存储器设备接收数据的存储器控制器，该存储器控制器包括错误校验逻辑电路，该错误校验逻辑电路用来从存储器设备接收错误校验代码，该错误校验代码是在存储器设备内根据该数据生成的，该错误校验逻辑电路包括用来根据从存储器设备接收到的数据来生成错误校验代码的第二版本并且将所接收到的错误校验代码与错误校验代码的第二版本相比较以了解从存储器控制器接收的该数据是否被损坏的电路。2.根据权利要求1所述的装置，其中该存储器设备被部署在x4DIMM上。3.根据权利要求1所述的装置，其中该存储器设备被部署在x8DIMM上。4.根据权利要求1所述的装置，其中该错误校验代码是SEC代码。5.根据权利要求1所述的装置，其中该数据是在多个数据读取突发中接收的。6.根据权利要求1所述的装置，其中该错误校验逻辑电路进一步包括ECC代码生成电路，其用来根据从存储器设备接收的数据以及从与存储器设备相同的DIMM上的其他存储器设备接收的数据的其他成分来生成ECC代码。7.根据权利要求6所述的装置，其中存储器控制器响应于ECC代码以及从对于该数据的DIMM以及数据的不匹配的其他成分读取的对应ECC代码来接收错误校验代码。8.根据权利要求7所述的装置，其中如果对于每个存储器设备的错误校验代码的对应第二版本与从存储器设备以及其他存储器设备接收的每个对应错误校验代码匹配，则错误校验逻辑电路将为第一个存储器设备定制的第一置乱的逆应用于为被损坏的接收到的数据的第二个存储器设备定制的第二置乱。9.根据权利要求6所述的装置，其中该错误校验逻辑电路用来通过将不同的数据置乱应用于存储器设备和其他存储器设备的相应数据来实施ECC代码。10.根据权利要求1所述的装置，其中该错误校验逻辑电路用来在不能使用错误校验代码纠正被损...

【专利技术属性】
技术研发人员：KE克里斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US