半导体装置制造方法及图纸

实施方式提供一种能够抑制在封装内部产生的电磁波噪音泄漏的半导体装置。本实施方式的半导体装置具备衬底。半导体芯片搭载在衬底上。第1与第2接地配线设置在衬底的内部。密封树脂层以将半导体芯片密封的方式设置在衬底上。导电性的屏蔽层设置在密封树脂层的上表面、密封树脂层的侧面、及衬底的侧面，且在衬底的侧面连接于第1与第2接地配线。第1与第2接地配线通过在与屏蔽层的接触面附近展开而相互连接。

【技术实现步骤摘要】
半导体装置[相关技术]本技术享有以日本专利申请2018-48308号(申请日：2018年3月15日)作为基础技术的优先权。本技术通过参照该基础技术而包含基础技术的全部内容。
本实施方式涉及一种半导体装置。
技术介绍
有在半导体封装的上表面或侧面设置着屏蔽层的情况。该屏蔽层是为了抑制在半导体封装内部产生的电磁波噪音向外部漏出而经由设置在安装衬底的接地配线接地。然而，期望进一步减少电磁波噪音的泄漏。
技术实现思路
实施方式提供一种能够抑制在封装内部产生的电磁波噪音泄漏的半导体装置。本实施方式的半导体装置具备衬底。半导体芯片搭载在衬底上。第1与第2接地配线设置在衬底的内部。密封树脂层以将半导体芯片密封的方式设置在衬底上。导电性的屏蔽层设置在密封树脂层的上表面、密封树脂层的侧面、及衬底的侧面，且在衬底的侧面连接于第1与第2接地配线。第1与第2接地配线通过在与屏蔽层的接触面附近展开而相互连接。此外，较理想的是第1与第2接地配线彼此在衬底的侧面与所述屏蔽层之间相互连接。另外，较理想的是第1与第2接地配线与屏蔽层的接触面积在衬底内的与衬底的侧面大致平行的截面中，大于第1与第2接地配线的截面面积的和。另外，本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于具备：衬底；半导体芯片，搭载在所述衬底上；第1与第2接地配线，设置在所述衬底的内部；密封树脂层，以将所述半导体芯片密封的方式设置在所述衬底上；以及导电性的屏蔽层，设置在所述密封树脂层的上表面、所述密封树脂层的侧面、及所述衬底的侧面，且在所述衬底的侧面连接于所述第1与第2接地配线；且所述第1与第2接地配线通过在与所述屏蔽层的接触面附近展开而相互连接。

【技术特征摘要】
2018.03.15 JP 2018-0483081.一种半导体装置，其特征在于具备：衬底；半导体芯片，搭载在所述衬底上；第1与第2接地配线，设置在所述衬底的内部；密封树脂层，以将所述半导体芯片密封的方式设置在所述衬底上；以及导电性的屏蔽层，设置在所述密封树脂层的上表面、所述密封树脂层的侧面、及所述衬底的侧面，且在所述衬底的侧面连接于所述第1与第2接地配线；且所述第1与第2接地配线通过在与所述屏蔽层的接触面附近展开而相互连接。2.根据权利要求1所述的半导体装置，其特征在于所述第1与第2接地配线彼此在所述衬底的侧面与所述屏蔽层之间相互连接。3.根据权...

【专利技术属性】
技术研发人员：佐野雄一，
申请(专利权)人：东芝存储器株式会社，
类型：新型
国别省市：日本,JP