半导体集成电路制造技术

本发明专利技术用于抑制半导体集成电路中的露电流，其中，多个半导体基板通过硅贯通孔层叠。在硅基板中注入P型杂质和N型杂质中的一者，直至达到预定浓度。在多个沟道中，在一个硅基板表面中注入P型杂质和N型杂质中的另一者，直至达到高于所述预定浓度的浓度。电极分别形成在沟道中。在阱层中，在另一硅基板表面和多个沟道之间注入与被注入硅基板中的杂质相同的杂质，直至达到高于所述预定浓度的浓度。

【技术实现步骤摘要】
【国外来华专利技术】半导体集成电路
本专利技术涉及半导体集成电路。具体地，本专利技术涉及其中层叠有多个半导体基板的半导体集成电路。
技术介绍
迄今，层叠多个半导体基板来实现大规模集成(LSI)系统的高密度和高功能性的安装技术已经被经常使用。例如，已经提出了一种固体摄像传感器，其中层叠有具有多个晶体管的逻辑基板和具有光电二极管的传感器基板(例如，参见专利文献1)。在这种层叠型固体摄像传感器中当半导体基板被电连接时，使用配线接合部或者硅贯通孔(TSV)。在用于这种连接的技术中，TSV获得了关注，这是因为基板能够以最短的距离连接并且半导体基板能够更薄。引用列表专利文献专利文献1：JP2015-195235A
技术实现思路
技术问题在上述相关技术中，在利用TSV连接半导体基板的情况下，需要相应于TSV的长度来抛光和薄化半导体基板。然而，存在如下问题：这种抛光能够在基板中引起晶格缺陷，并且漏电流通过晶格缺陷在相邻晶体管的沟道之间流动。鉴于上述情况提出了本专利技术，并且本专利技术旨在防止在借助硅贯通孔层叠有多个半导体基板的半导体集成电路中的漏电流。技术方案提出本专利技术来解决上述问题，根据其第一方面，半导体集成电路包括本文档来自技高网...

【技术保护点】
1.一种半导体集成电路，其包括：硅基板，在所述硅基板中以预定浓度注入有P型杂质和N型杂质中的一者；多个沟道，在所述多个沟道中在所述硅基板的一个表面上以高于所述预定浓度的浓度注入有所述P型杂质和所述N型杂质中的另一者；电极，其形成在所述多个沟道中的每一者中；和阱层，在所述阱层中在所述硅基板的另一表面和所述多个沟道之间以高于预定浓度的浓度注入有与所述硅基板相同的杂质。

【技术特征摘要】
【国外来华专利技术】2016.08.10 JP 2016-1570801.一种半导体集成电路，其包括：硅基板，在所述硅基板中以预定浓度注入有P型杂质和N型杂质中的一者；多个沟道，在所述多个沟道中在所述硅基板的一个表面上以高于所述预定浓度的浓度注入有所述P型杂质和所述N型杂质中的另一者；电极，其形成在所述多个沟道中的每一者中；和阱层，在所述阱层中在所述硅基板的另一表面和所述多个沟道之间以高于...

【专利技术属性】
技术研发人员：荻田知治，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP