高线性度的电压自举开关制造技术

本公开提供了一种高线性度的电压自举开关，包括：电压自举开关电路和电荷补偿电路；其中电荷补偿电路包括：第三PMOS管，第十一NMOS管，第十二NMOS管，第十三NMOS管，第四电容，第五电容，第六电容。本公开在第一NMOS管的关断相位，第四电容预充到Vin*C4，在第一NMOS管的导通相位，用第四电容预充的电荷来补偿信号路径上寄生电容带来的电荷分享效应，进而减小由寄生电容导致的开关导通电阻的非线性，实现高线性度的电压自举开关。

【技术实现步骤摘要】
高线性度的电压自举开关
本公开涉及电路领域，尤其涉及一种高线性度的电压自举开关。
技术介绍
采样/保持电路是许多集成电路系统中的关键模块，采样开关作为采样/保持电路中的关键单元，其性能直接影响采样/保持电路的精度和线性度。随着对电路性能要求的不断提高，传统的MOS开关由于其线性度的限制，已无法满足高速高精度采样的要求。为了减小开关导通电阻的非线性，通常人们采用NMOS采样自举开关，即通过固定开关管的栅源电压来减小开关导通电阻的非线性。然而由于体效应以及信号路径上寄生电容的电荷分享效应，使得导通电阻依然会随着输入的变化而变化。虽然增大开关尺寸能够缓解体效应的影响，但同时会增大寄生电容，导致电荷分享效应的增加，难以进一步减小导通电阻的非线性。
技术实现思路
(一)要解决的技术问题本公开提供了一种高线性度的电压自举开关，以至少部分解决以上所提出的技术问题。(二)技术方案根据本公开的一个方面，提供了一种高线性度的电压自举开关，包括：电压自举开关电路；以及电荷补偿电路，包括：第十三NMOS管、第十二NMOS管和第十一NMOS管，所述第十一NMOS管的漏极与所述第十三NMOS管的漏极互接，所述第十一NMOS管的漏极还与所述电压自举开关电路的第一NMOS管的漏极、第二NMOS管的源极、第十四NMOS管的漏极互接；第三PMOS管，所述第三PMOS管的栅极与所述电压自举开关电路的第一PMOS管的栅极、第二PMOS管的漏极、第三NMOS管的漏极和第五NMOS管的漏极互接；所述第三PMOS管的源极与所述电压自举开关电路的第一PMOS管的源极和第七NMOS管的源极互接；所述第三PMOS管的衬底与所述第三PMOS管的源极互接；第四电容，所述第四电容的上极板分别连接所述第三PMOS管的漏极、所述第十一NMOS管的源极；所述第四电容的下极板连接所述电压自举开关电路的第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的漏极和第五NMOS管的源极；第五电容，所述第五电容的上极板连接所述第十三NMOS管的源极、第十一NMOS管的栅极和所述电压自举开关电路的第十四NMOS管的栅极；所述第五电容的下极板接反相时钟；第六电容，所述第六电容的上极板连接所述电压自举开关电路的第十四NMOS管的源极和第十三PMOS管的栅极；所述第六电容的下极板接时钟。在本公开的一些实施例中，所述电压自举开关电路包括：第一PMOS管和第二PMOS管，所述第二PMOS管的源极与电源连接；第一NMOS管和第二NMOS管，所述第一NMOS管的栅极分别与第二NMOS管的栅极和第一PMOS管的漏极连接；所述第一NMOS管的漏极与开关的输入端和第二NMOS管的源极连接；所述第一NMOS管的源极与开关的输出端连接；第三NMOS管，所述第三NMOS管的漏极与第一PMOS管的栅极和第二PMOS管的漏极连接；所述第三NMOS管的栅极与所述第一NMOS管的栅极连接；第四NMOS管，所述第四NMOS管的栅极与反相时钟信号连接，所述第四NMOS管的源极接地；第五NMOS管，所述第五NMOS管的栅极与第二PMOS管的栅极和时钟信号连接；所述第五NMOS管的漏极与所述第三NMOS管的漏极连接；第六NMOS，所述第六NMOS管的栅极与电源连接；第六NMOS管的漏极与第一NMOS管的栅极连接；第七NMOS管，所述第七NMOS管的栅极与反相时钟信号连接；所述第七NMOS管是源极接地；所述第七NMOS管的漏极与所述第六NMOS的源极连接；第八NMOS管，所述第八NMOS管的漏极与电源连接；第九NMOS管，所述第九NMOS管的漏极与电源连接；第十NMOS管，所述第十NMOS管的漏极与电源连接；第一电容，所述第一电容的上极板分别与所述第二NMOS管的漏极、所述第三NMOS管的源极、所述第四NMOS管的漏极和所述第五NMOS管的源极连接；所述第一电容的下极板分别与所述第一PMOS管的源极、所述第一PMOS管的衬底和所述第八NMOS管的源极连接；第二电容，第二电容的上极板分别与所述第八NMOS管的栅极、所述第九NMOS管的源极和所述第十NMOS管的栅极连接；所述第二电容的下极板与时钟信号连接；第三电容，所述第三电容的上极板与所述第九NMOS管的栅极和所述第十NMOS管的源极连接；所述第三电容的下极板与反相时钟信号连接。(三)有益效果从上述技术方案可以看出，本公开高线性度的电压自举开关至少具有以下有益效果其中之一或其中一部分：本公开在第一NMOS管的关断相位，第四电容预充到Vin*C4，在第一NMOS管的导通相位，用第四电容预充的电荷来补偿信号路径上寄生电容带来的电荷分享效应，进而减小由寄生电容导致的开关导通电阻的非线性，实现高线性度的电压自举开关。附图说明图1为本公开实施例高线性度的电压自举开关的示意图。图2为图1的电压自举开关电路的示意图。具体实施方式本公开提供了一种高线性度的电压自举开关，包括：电压自举开关电路和电荷补偿电路；其中电荷补偿电路包括：第三PMOS管，第十一NMOS管，第十二NMOS管，第十三NMOS管，第四电容，第五电容，第六电容。本公开在第一NMOS管的关断相位，第四电容预充到Vin*C4，在第一NMOS管的导通相位，用第四电容预充的电荷来补偿信号路径上寄生电容带来的电荷分享效应，进而减小由寄生电容导致的开关导通电阻的非线性，实现高线性度的电压自举开关。为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。在本公开的第一个示例性实施例中，提供了一种高线性度的电压自举开关。图1为本公开实施例高线性度的电压自举开关的示意图。图2为图1的电压自举开关电路的示意图。如图1和图2所示，本公开高线性度的电压自举开关包括：电压自举开关电路和电荷补偿电路。其中，电压自举开关电路包括：第一PMOS管P1和第二PMOS管P2，第二PMOS管P2的源极与电源连接；第一NMOS管N1和第二NMOS管N2，第一NMOS管N1的栅极分别与第二NMOS管N2的栅极和第一PMOS管P1的漏极连接；第一NMOS管N1的漏极与开关的输入端Vin和第二NMOS管N2的源极连接；第一NMOS管N1的源极与开关的输出端Vout连接；第三NMOS管N3，第三NMOS管N3的漏极与第一PMOS管P1的栅极和第二PMOS管P2的漏极连接；第三NMOS管N3的栅极与第一NMOS管N1的栅极连接；第四NMOS管N4的栅极与反相时钟信号连接，第四NMOS管N4的源极接地；第五NMOS管N5的栅极与第二PMOS管P2的栅极和时钟信号连接；第五NMOS管N5的漏极与第三NMOS管N3的漏极连接；第六NMOS管N6的栅极与电源连接；第六NMOS管N6的漏极与第一NMOS管N1的栅极连接；第七NMOS管N7的栅极与反相时钟信号连接；第七NMOS管N7是源极接地；第七NMOS管N7的漏极与第六NMOS管N6的源极连接；第八NMOS管N8的漏极与电源连接；第九NMOS本文档来自技高网...

【技术保护点】
1.一种高线性度的电压自举开关，包括：电压自举开关电路；以及电荷补偿电路，包括：第十三NMOS管、第十二NMOS管和第十一NMOS管，所述第十一NMOS管的漏极与所述第十三NMOS管的漏极互接，所述第十一NMOS管的漏极还与所述电压自举开关电路的第一NMOS管的漏极、第二NMOS管的源极、第十四NMOS管的漏极互接；第三PMOS管，所述第三PMOS管的栅极与所述电压自举开关电路的第一PMOS管的栅极、第二PMOS管的漏极、第三NMOS管的漏极和第五NMOS管的漏极互接；所述第三PMOS管的源极与所述电压自举开关电路的第一PMOS管的源极和第七NMOS管的源极互接；所述第三PMOS管的衬底与所述第三PMOS管的源极互接；第四电容，所述第四电容的上极板分别连接所述第三PMOS管的漏极、所述第十一NMOS管的源极；所述第四电容的下极板连接所述电压自举开关电路的第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的漏极和第五NMOS管的源极；第五电容，所述第五电容的上极板连接所述第十三NMOS管的源极、第十一NMOS管的栅极和所述电压自举开关电路的第十四NMOS管的栅极；所述第五电容的下极板接反相时钟；第六电容，所述第六电容的上极板连接所述电压自举开关电路的第十四NMOS管的源极和第十三PMOS管的栅极；所述第六电容的下极板接时钟。...

【技术特征摘要】
1.一种高线性度的电压自举开关，包括：电压自举开关电路；以及电荷补偿电路，包括：第十三NMOS管、第十二NMOS管和第十一NMOS管，所述第十一NMOS管的漏极与所述第十三NMOS管的漏极互接，所述第十一NMOS管的漏极还与所述电压自举开关电路的第一NMOS管的漏极、第二NMOS管的源极、第十四NMOS管的漏极互接；第三PMOS管，所述第三PMOS管的栅极与所述电压自举开关电路的第一PMOS管的栅极、第二PMOS管的漏极、第三NMOS管的漏极和第五NMOS管的漏极互接；所述第三PMOS管的源极与所述电压自举开关电路的第一PMOS管的源极和第七NMOS管的源极互接；所述第三PMOS管的衬底与所述第三PMOS管的源极互接；第四电容，所述第四电容的上极板分别连接所述第三PMOS管的漏极、所述第十一NMOS管的源极；所述第四电容的下极板连接所述电压自举开关电路的第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的漏极和第五NMOS管的源极；第五电容，所述第五电容的上极板连接所述第十三NMOS管的源极、第十一NMOS管的栅极和所述电压自举开关电路的第十四NMOS管的栅极；所述第五电容的下极板接反相时钟；第六电容，所述第六电容的上极板连接所述电压自举开关电路的第十四NMOS管的源极和第十三PMOS管的栅极；所述第六电容的下极板接时钟。2.根据权利要求1所述的高线性度的电压自举开关，其中，所述电压自举开关电路包括：第一PMOS管和第二PMOS管，所述第二PMOS管的源极与电源连接；第一NMOS管和第二NMOS管，所述第一NMOS管的栅极分别与第二NMOS管的栅极和第一PMOS管的漏极连接；...

【专利技术属性】
技术研发人员：郭桂良，王成龙，来强涛，郭江飞，刘生有，韩荆宇，姜宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11