用于形成三维存储器设备的沟道插塞的方法技术

公开了3D存储器设备的沟道插塞及其制造方法的实施例。存储器设备包括：设置在衬底上的交替层堆叠结构，设置在交替电介质堆叠结构上的绝缘层，垂直延伸穿过交替电介质堆叠结构和绝缘层的沟道孔，包括沟道孔中的沟道层的沟道结构，以及在绝缘层中且在沟道结构上方的沟道插塞。沟道插塞与沟道层电连接。沟道插塞在横向平面中的投影覆盖沟道孔在横向平面中的投影。

A Method of Channel Plugging for Forming Three-Dimensional Memory Devices

A channel plug for a 3D memory device and an embodiment of its manufacturing method are disclosed. Memory devices include alternating layer stacking structures on substrates, insulating layers on alternating dielectric stacking structures, channel holes extending vertically through alternating dielectric stacking structures and insulating layers, channel structures of channel layers in channel holes, and channel plugs in insulating layers and above channel structures. The channel plug is electrically connected with the channel layer. The projection of channel plug in transverse plane covers the projection of channel hole in transverse plane.

【技术实现步骤摘要】
【国外来华专利技术】用于形成三维存储器设备的沟道插塞的方法
本公开内容总体上涉及半导体
，尤其涉及三维(3D)存储器设备的沟道插塞结构和用于形成其的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储器单元缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。同样，平面存储器单元的存储器密度接近上限。三维(3D)存储器架构可以解决平面存储器单元中的密度限制问题。随着半导体技术发展，诸如3DNAND存储器设备这样的3D存储器设备不断缩放更多的氧化物/氮化物(ON)层。结果，沟道孔的蚀刻工艺变得越来越具有挑战性。此外，对准金属过孔以与沟道孔电连接也是本领域中具有挑战性的主题。
技术实现思路
本文公开了3D存储器设备的沟道插塞及其制造方法的实施例。所公开的是一种用于在三维(3D)存储器设备中形成沟道插塞结构的方法。该方法可以包括：形成设置在衬底上的交替电介质堆叠结构；在交替电介质堆叠结构上形成绝缘层和硬掩模层；形成穿透绝缘层、硬掩模层和交替电介质堆叠结构的沟道结构；在硬掩模层上形成光致抗蚀剂图案；使用光致抗蚀剂图案作为掩模来去除沟道结构的顶部部分以形成凹槽；并在凹槽中形成沟道插塞。沟道插塞在横向平面中的投影覆盖沟道孔在横向平面中的投影。在一些实施例中，形成交替电介质堆叠结构包括形成在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。在一些实施例中，形成交替电介质堆叠结构包括形成在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括氧化硅层和氮化硅层。在一些实施例中，形成绝缘层和硬掩模层包括：在交替电介质堆叠结构上形成氧化物层作为绝缘层；以及在氧化物层上形成氮化物层作为硬掩模层。在一些实施例中，形成沟道结构包括：形成垂直延伸穿过交替电介质堆叠结构、绝缘层和硬掩模层的沟道孔；在沟道孔的侧壁上形成功能层；形成覆盖功能层的侧壁的沟道层；以及形成填充结构以覆盖沟道层的侧壁和填充沟道孔。在一些实施例中，形成功能层包括：在沟道孔的侧壁上形成阻挡层，用于阻挡电荷的流出；在阻挡层的表面上形成储存层，用于在3D存储器设备的操作期间存储电荷；以及在储存层的表面上形成隧穿层，用于隧穿电荷。在一些实施例中，形成光致抗蚀剂图案包括：在硬掩模层和沟道结构上形成光致抗蚀剂层；在光致抗蚀剂层中形成开口以暴露沟道结构的顶表面，其中，开口的直径等于或大于沟道结构的顶表面的直径；以及去除光致抗蚀剂层。在一些实施例中，在凹槽中形成沟道插塞包括：在硬掩模层上和在凹槽中形成半导体沟道层，以与沟道结构中的沟道层电连接；以及去除半导体沟道层在凹槽外的部分，并且平面化沟道插塞的顶表面。在一些实施例中，该方法还包括形成金属过孔以与沟道插塞电连接。在一些实施例中，该方法还包括：在沟道插塞上形成第二交替电介质堆叠结构；形成穿透第二交替电介质堆叠结构的第二沟道结构。第二沟道结构中的第二沟道层与沟道插塞电连接。在一些实施例中，该方法还包括用导体层替代第一电介质层。本公开内容的另一方面提供了一种用于在三维(3D)存储器设备中形成沟道插塞结构的方法。该方法包括：形成设置在衬底上的交替电介质堆叠结构；在交替电介质叠置体上形成第一绝缘层；形成穿透第一绝缘层和交替电介质堆叠结构的沟道结构；在第一绝缘层上形成第二绝缘层、硬掩模层和光致抗蚀剂图案；在硬掩模层和光致抗蚀剂层中形成开口以暴露第二绝缘层，其中，开口在横向平面中的投影覆盖沟道结构的顶表面；使用硬掩模层或光致抗蚀剂层作为掩模，去除第二绝缘层在沟道结构上方的部分以形成凹槽；以及在凹槽中形成沟道插塞。沟道插塞在横向平面中的投影覆盖沟道孔在横向平面中的投影。在一些实施例中，形成第二绝缘层、硬掩模层和光致抗蚀剂图案包括：在第一绝缘层和沟道结构上形成氧化物层作为第二绝缘层；在氧化物层上形成氮化物层作为硬掩模层；以及在氮化物层上形成光致抗蚀剂层。在一些实施例中，在凹槽中形成沟道插塞包括：在硬掩模层上和在凹槽中形成半导体沟道层，以与沟道结构中的沟道层电连接；以及去除半导体沟道层在凹槽外的部分，并且平面化沟道插塞的顶表面。本公开内容的另一方面提供了一种三维(3D)存储器设备，包括：设置在衬底上的交替层堆叠结构；设置在交替电介质堆叠结构上的绝缘层；垂直延伸穿过交替电介质堆叠结构和绝缘层的沟道孔；包括沟道孔中的沟道层的沟道结构；以及在绝缘层中且在沟道结构上方的沟道插塞。沟道插塞与沟道层电连接。沟道插塞在横向平面中的投影覆盖沟道孔在横向平面中的投影。在一些实施例中，交替层堆叠结构包括在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。在一些实施例中，交替层堆叠结构包括在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括氧化硅层和氮化硅层。在一些实施例中，交替电介质层包括在垂直方向上叠置的至少32个电介质/导体层对，每个电介质层对包括电介质层和金属层。在一些实施例中，交替电介质层包括在垂直方向上叠置的至少32个电介质/导体层对，每个电介质层对包括氧化硅层和钨层。在一些实施例中，绝缘层是氧化物层，以及沟道插塞是多晶硅层。在一些实施例中，沟道结构包括将沟道层夹在中间的功能层和填充结构。在一些实施例中，功能层包括：在沟道孔的侧壁上的阻挡层，其被配置为阻挡电流出隧道电荷；在阻挡层的表面上的储存层，其被配置为存储电荷；以及在储存层和沟道层之间的隧穿层，其被配置为隧穿电荷。在一些实施例中，沟道插塞的厚度在100nm至1000nm的范围内，并且沟道插塞的最小直径为100nm。在一些实施例中，该设备还包括：在沟道插塞上的第二交替层堆叠结构；以及穿透第二交替层堆叠结构的第二沟道结构。第二沟道结构中的第二沟道层与沟道插塞电连接。在一些实施例中，该设备还包括与沟道插塞电连接的金属过孔。本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。附图说明并入本文并构成说明书的一部分的附图示出了本公开内容的实施例，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够制作和使用本公开内容。图1示出了根据本公开内容的一些实施例的用于形成3D存储器设备的沟道插塞的示例性方法的流程图；图2A-2H示出了在图1中所示的方法的某些制造阶段处示例性3D存储器设备的区域的横截面图；图3示出了根据本公开内容的一些其他实施例的用于形成3D存储器设备的沟道插塞的另一示例性方法的流程图；图4A-4E示出了在图3中所示的方法的某些制造阶段处示例性3D存储器设备的区域的横截面图；以及图5示出了根据本公开内容的一些其他实施例的示例性3D存储器设备的沟道孔的俯视图；以及将参考附图描述本公开内容的实施例。具体实施方式尽管讨论了具体的配置和布置，但应该理解，这样做仅仅是为了例示的目的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。应注意，虽然在说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构本文档来自技高网...

【技术保护点】
1.一种用于在三维(3D)存储器设备中形成沟道插塞结构的方法，包括：形成设置在衬底上的交替电介质堆叠结构；在所述交替电介质堆叠结构上形成绝缘层和硬掩模层；形成穿透所述绝缘层、所述硬掩模层和所述交替电介质堆叠结构的沟道结构；在所述硬掩模层上形成光致抗蚀剂图案；使用所述光致抗蚀剂图案作为掩模来去除所述沟道结构的顶部部分以形成凹槽；以及在所述凹槽中形成沟道插塞，其中，所述沟道插塞在横向平面中的投影覆盖所述沟道孔在所述横向平面中的投影。

【技术特征摘要】
【国外来华专利技术】1.一种用于在三维(3D)存储器设备中形成沟道插塞结构的方法，包括：形成设置在衬底上的交替电介质堆叠结构；在所述交替电介质堆叠结构上形成绝缘层和硬掩模层；形成穿透所述绝缘层、所述硬掩模层和所述交替电介质堆叠结构的沟道结构；在所述硬掩模层上形成光致抗蚀剂图案；使用所述光致抗蚀剂图案作为掩模来去除所述沟道结构的顶部部分以形成凹槽；以及在所述凹槽中形成沟道插塞，其中，所述沟道插塞在横向平面中的投影覆盖所述沟道孔在所述横向平面中的投影。2.根据权利要求1所述的方法，其中，形成所述交替电介质堆叠结构包括：形成在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括第一电介质层和不同于所述第一电介质层的第二电介质层。3.根据权利要求1所述的方法，其中，形成所述交替电介质堆叠结构包括：形成在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括氧化硅层和氮化硅层。4.根据权利要求1所述的方法，其中，形成所述绝缘层和所述硬掩模层包括：在所述交替电介质堆叠结构上形成氧化物层作为所述绝缘层；以及在所述氧化物层上形成氮化物层作为所述硬掩模层。5.根据权利要求1所述的方法，其中，形成所述沟道结构包括：形成垂直延伸穿过所述交替电介质堆叠结构、所述绝缘层和所述硬掩模层的沟道孔；在所述沟道孔的侧壁上形成功能层；形成覆盖所述功能层的侧壁的沟道层；以及形成填充结构以覆盖所述沟道层的侧壁和填充所述沟道孔。6.根据权利要求5所述的方法，其中，形成所述功能层包括：在所述沟道孔的所述侧壁上形成阻挡层，用于阻挡电荷的流出；在所述阻挡层的表面上形成储存层，用于在所述3D存储器设备的操作期间存储电荷；以及在所述储存层的表面上形成隧穿层，用于隧穿电荷。7.根据权利要求5所述的方法，其中，形成所述光致抗蚀剂图案包括：在所述硬掩模层和所述沟道结构上形成光致抗蚀剂层；在所述光致抗蚀剂层中形成开口以暴露所述沟道结构的顶表面，其中，所述开口的直径等于或大于所述沟道结构的顶表面的直径；以及去除所述光致抗蚀剂层。8.根据权利要求5所述的方法，其中，在所述凹槽中形成所述沟道插塞包括：在所述硬掩模层上和在所述凹槽中形成半导体沟道层，以与所述沟道结构中的所述沟道层电连接；以及去除所述半导体沟道层在所述凹槽外的部分，并且平面化所述沟道插塞的顶表面。9.根据权利要求1所述的方法，还包括：形成金属过孔以与所述沟道插塞电连接。10.根据权利要求1所述的方法，还包括：在所述沟道插塞上形成第二交替电介质堆叠结构；形成穿透所述第二交替电介质堆叠结构的第二沟道结构；其中，所述第二沟道结构中的第二沟道层与所述沟道插塞电连接。11.根据权利要求2所述的方法，还包括：用导体层替代第一电介质层。12.一种用于在三维(3D)存储器设备中形成沟道插塞结构的方法，包括：形成设置在衬底上的交替电介质堆叠结构；在所述交替电介质堆叠结构上形成第一绝缘层；形成穿透所述第一绝缘层和所述交替电介质堆叠结构的沟道结构；在所述第一绝缘层上形成第二绝缘层、硬掩模层和光致抗蚀剂图案；在所述硬掩模层和光致抗蚀剂层中形成开口以暴露所述第二绝缘层，其中，所述开口在横向平面中的投影覆盖所述沟道结构的顶表面；使用所述硬掩模层或所述光致抗蚀剂层作为掩模，去除所述第二绝缘层在所述沟道结构上方的部分以形成凹槽；以及在所述凹槽中形成沟道插塞，其中，所述沟道插塞在横向平面中的投影覆盖所述沟道孔在所述横向平面中的投影。13.根据权利要求12所述的方法，其中，形成所述交替电介质堆叠结构包括：形成在垂直方向上叠置的至少32个电介质层对，每个电介质层对包括第一电介质层和不同于所述第一电介质层的第二电介质层。14.根据权利要求12所述的方法，其中，形成所述交替电介质堆叠结构包括：形成在垂直方向上叠置的至少32个电介质层对，每个电介质层...

【专利技术属性】
技术研发人员：肖莉红，吕震宇，陶谦，胡禺石，陈俊，刘隆冬，王猛，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42