使用非共形牺牲层在三维存储设备中形成沟道孔的方法技术

公开了使用非共形牺牲层在3D存储设备中形成沟道孔的方法的实施例。在一个示例中，在衬底上形成包括交错的第一电介质层和第二电介质层的电介质叠层。形成垂直延伸穿过电介质叠层的开口。沿着开口的侧壁形成非共形牺牲层，使得开口直径的变化减小。去除非共形牺牲层和电介质叠层邻接非共形牺牲层的部分。在去除非共形牺牲层和部分电介质叠层之后，在开口中形成沟道结构。

A Method for Forming Channel Holes in 3D Storage Devices Using Non-conformal Sacrifice Layer

An embodiment of a method for forming channel holes in a 3D storage device using a nonconformal sacrificial layer is disclosed. In one example, a dielectric layer comprising a staggered first dielectric layer and a second dielectric layer is formed on a substrate. An opening is formed that extends vertically through the dielectric stack. A non-conformal sacrificial layer is formed along the side wall of the opening, which reduces the variation of the opening diameter. The non-conformal sacrificial layer and the adjacent non-conformal sacrificial layer of the dielectric layer are removed. After removing the conformal sacrificial layer and some dielectric layers, a channel structure is formed in the opening.

【技术实现步骤摘要】
【国外来华专利技术】用于使用非共形牺牲层在三维存储设备中形成沟道孔的方法
本公开内容的实施例涉及三维(3D)存储设备及其制造方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围设备。
技术实现思路
本文公开了使用非共形牺牲层在3D存储设备中形成沟道孔的方法的实施例。在一个示例中，公开了一种用于形成3D存储设备的方法。在衬底上形成包括交错的第一电介质层和第二电介质层的电介质叠层。形成垂直延伸穿过电介质叠层的开口。沿着开口的侧壁形成非共形牺牲层，使得开口直径的变化减小。去除非共形牺牲层和电介质叠层的邻接非共形牺牲层的部分。在去除非共形牺牲层和部分所述电介质叠层之后，在开口中形成沟道结构。在另一示例中，公开了一种用于在3D存储设备中形成沟道孔的方法。穿过衬底上的交错的氧化硅层和氮化硅层蚀刻开口。沿着开口的侧壁沉积非共形牺牲层。非共形牺牲层的厚度沿着开口的侧壁从顶部到底部减小。通过开口施加在氧化硅和氮化硅之间具有约0.9至约1.1之间的选择性的第一蚀刻剂，以形成沟道孔。在又一个示例中，一种3D存储设备包括：衬底，包括衬底上的交错的导体层和电介质层的存储器叠层，以及垂直延伸穿过存储器叠层的存储器串。存储器串包括沟道结构。沟道结构直径的变化不大于约25％。附图说明并入本文并形成说明书的一部分的附图示出了本公开内容的实施例，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够实施和使用本公开内容。图1示出了3D存储设备中的示例性沟道孔的横截面。图2示出了根据本公开内容的一些实施例的示例性3D存储设备的横截面。图3A-3D示出了根据本公开内容的一些实施例的用于形成3D存储设备的示例性制造过程。图4示出了根据本公开内容的一些实施例的用于形成3D存储设备的示例性方法的流程图。图5示出了根据本公开内容的一些实施例的用于在3D存储设备中形成沟道孔的示例性方法的流程图。将参考附图来说明本公开内容的实施例。具体实施方式尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。应注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其他因素。应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个或多个元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相对描述词。如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或在顶表面和底表面处的任何一对水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有互连线和/或过孔触点)以及一个或多个电介质层。如本文所使用的，术语“标称/标称地”是指在产品或过程的设计阶段期间设定的部件或过程操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以是由于制造工艺或公差的轻微变化而引起。如本文所使用的，术语“约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以表示给定量的值，该给定量例如在该值的10-30％内变化(例如，值的±10％、±20％或±30％)。如本文所使用的，术语“3D存储设备”是指在横向取向的衬底上具有垂直取向的存储单元晶体管串(在本文中称为“存储器串”，诸如NAND存储器串)的半导体器件，使得存储器串相对于衬底在垂直方向上延伸。如本文所用，术语“垂直/垂直地”表示标称垂直于衬底的横向表面(lateralsurface)。在诸如3DNAND存储设备的一些3D存储设备中，半导体插塞(例如，硅晶体硅插塞)通常形成在沟道孔的下端。在例如通过干法蚀刻工艺蚀刻沟道孔之后，通常使用几种湿法蚀刻工艺清洁沟道孔。因为大多数湿法蚀刻工艺是各向同性蚀刻，所以通过清洁可以显著扩大沟道孔的临界尺寸，从而引起各种问题，包括沟道孔蚀刻中的临界尺寸控制和沟道孔的倾斜轮廓的严格要求。沟道孔顶部中的临界尺寸的增大可以显著影响后面的栅极替换工艺，例如，在横向凹槽中的钨沉积。此外，由于不能应用侵蚀性(aggressive)湿法蚀刻工艺，可能无法完全清除原生(native)氧化物和晶圆碎片，这会影响半导体插塞的形成。例如，图1示出了处于形成垂直延伸穿过电介质叠层104的沟道孔110的制造阶段的3D存储设备100中的示例性沟道孔110的横截面。电介质叠层104可以包括多个对(在本文中称为“电介质层对”)，各自包括形成在衬底102上方的第一电介质层106和第二电介质本文档来自技高网...

【技术保护点】
1.一种用于形成三维(3D)存储设备的方法，包括：在衬底上形成包括交错的第一电介质层和第二电介质层的电介质叠层；形成垂直延伸穿过所述电介质叠层的开口；沿着所述开口的侧壁形成非共形牺牲层，使得所述开口的直径的变化减小；去除所述非共形牺牲层和所述电介质叠层邻接所述非共形牺牲层的部分；以及在去除所述非共形牺牲层和部分所述电介质叠层之后，在所述开口中形成沟道结构。

【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维(3D)存储设备的方法，包括：在衬底上形成包括交错的第一电介质层和第二电介质层的电介质叠层；形成垂直延伸穿过所述电介质叠层的开口；沿着所述开口的侧壁形成非共形牺牲层，使得所述开口的直径的变化减小；去除所述非共形牺牲层和所述电介质叠层邻接所述非共形牺牲层的部分；以及在去除所述非共形牺牲层和部分所述电介质叠层之后，在所述开口中形成沟道结构。2.根据权利要求1所述的方法，其中，所述非共形牺牲层的厚度沿着所述开口的侧壁从顶部到底部减小。3.根据权利要求1或2所述的方法，其中，去除所述非共形牺牲层和部分所述电介质叠层包括通过所述开口施加第一蚀刻剂，所述第一蚀刻剂在所述第一电介质层和所述第二电介质层之间具有在约0.9至约1.1之间的选择性。4.根据权利要求3所述的方法，其中，所述第一蚀刻剂的选择性约为1。5.根据权利要求3或4所述的方法，其中：所述第一电介质层和所述第二电介质层分别包括氧化硅和氮化硅；并且所述第一蚀刻剂包括氢氟酸和硫酸的混合物。6.根据权利要求1-5中任意一项所述的方法，其中，所述非共形牺牲层包括氧化硅。7.根据权利要求1-6中任意一项所述的方法，还包括在形成所述非共形牺牲层之前，通过所述开口施加第二蚀刻剂以去除所述开口中的蚀刻后残留物。8.根据权利要求7所述的方法，其中，所述第二蚀刻剂包括硫酸和过氧化氢的混合物。9.根据权利要求1-8中任意一项所述的方法，其中，在形成所述非共形牺牲层之后，所述开口的直径的变化不大于约25％。10.根据权利要求9所述的方法，其中，在去除所述非共形牺牲层和部分所述电介质叠层之后，所述开口的直径的变化不大于约25％。11.根据权利要求1-10中任意一项所述的方法，还包括在去除所述非共形牺牲层和部分所述电介质叠层之后，在所述开口的下部中形成半导体插塞。12.一种用于在三维(3D)存储设备中形成沟道孔的方法，包括：穿过衬底上的交错的氧化硅层和氮化硅层蚀刻开口；沿着所述开口的侧壁沉积非共形牺牲层，所述非共形牺牲层的厚度沿着所...

【专利技术属性】
技术研发人员：陈保友，程卫华，黄海辉，黄竹青，吴关平，朱宏斌，王玉岐，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42