一种时钟停振检测电路制造技术

本发明专利技术公开一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路。其中，所述待测时钟信号锁存电路的输出端连接至低电平稳态检测电路和高电平稳态检测电路的输入端，而所述低电平稳态检测电路和高电平稳态检测电路的输出端接至一个“异或非”电路，其输出信号再接至一个锁存电路，最终输出为停振指示信号。本发明专利技术可实现低功耗、停振时间阈值可设置的检测电路，而且可用较小的面积集成至芯片中。

A Clock Stop Vibration Detection Circuit

The invention discloses a clock stop detection circuit, which comprises a clock signal latching circuit, a low-power steady-state detection circuit, a high-power steady-state detection circuit and a stop indication signal latching circuit. The output end of the clock signal latching circuit to be tested is connected to the input end of the low-power steady-state detection circuit and the high-power steady-state detection circuit, while the output end of the low-power steady-state detection circuit and the high-power steady-state detection circuit is connected to an exclusive or non-circuit, and the output signal is connected to a latching circuit, and the final output is a stop indicator signal. The invention can realize a detection circuit with low power consumption and settable stop time threshold, and can be integrated into a chip with a smaller area.

【技术实现步骤摘要】
一种时钟停振检测电路
本专利技术专利涉及电子领域，尤其是一种时钟停振检测电路。
技术介绍
在电路系统中，系统时钟信号可能会受到各种因素的干扰，发生短时间的停振或者永久停振，导致系统功能异常、程序紊乱等现象。一般带有MCU的电路系统中，可以通过“看门狗”电路来间接推测系统时钟的停振故障，但是在没有MCU的电路系统中，就需一种能独立工作的时钟停振检测电路，用来及时发现停振现象，以便记录故障时间、提供告警指示、复位系统等措施，减轻或减少系统紊乱的机会。
技术实现思路
本专利技术专利主要是实现以一种时钟停振检测电路，也适合于集成电路的实现。当时钟信号CLK正常时，电容C1和C2上的电压分别维持为“高”和“低”，经过后续的迟滞比较器整形，再经“异或非”逻辑和RS触发器，得到Xstop=0，表示时钟没有停振。而当CLK因干扰或者故障停振一段时间后，电容上的电压Vo1和Vo2则将会同时为“高”或者“低”，经过迟滞比较器和后续所述锁存电路得到Xstop=1，表示时钟已经停振，或者曾经停振过。该电路结构简单，所占芯片面积很小，且容易实现低功耗，可在普通CMOS工艺中很方便地实现。为了实现上述目的，本专利技本文档来自技高网...

【技术保护点】
1.一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路；时钟信号锁存电路的输入端连接待检测时钟信号，输出端分别连接低电平稳态检测电路、高电平稳态检测电路的输入端；而低电平稳态检测电路、高电平稳态检测电路的输出端则连接至停振指示信号锁存电路，停振指示信号锁存电路输出停振检测结果。

【技术特征摘要】
1.一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路；时钟信号锁存电路的输入端连接待检测时钟信号，输出端分别连接低电平稳态检测电路、高电平稳态检测电路的输入端；而低电平稳态检测电路、高电平稳态检测电路的输出端则连接至停振指示信号锁存电路，停振指示信号锁存电路输出停振检测结果。2.根据权利要求1所述的时钟停振检测电路，其特征在于，所述时钟信号锁存电路整形并锁存待测的输入时钟信号，当时钟停振或悬浮时，所述的锁存电路的输出仍有明确的高电平或者低电平，便于后续所述的高、低电平稳态检测电路有一个明确的输入信号。3.根据权利要求1和2所述的时钟停振检测电路，其特征在于，所述低电平稳态检测电路利用时钟信号的持续翻转，交替开关两个MOS关开关，接通两个大小不等的电流源，给一个负载电容充电或者放电相同的时间，最终使得电容电压为“高”，后续的迟滞比较器输出固定为“低”；而所述高电平稳态检测电路与此相对应，利用时钟信号持续翻转，交替开关两个MOS关开关，接通两个大小不等的电流源，给一个负载电容充...

【专利技术属性】
技术研发人员：赵双龙，
申请(专利权)人：杭州晶华微电子有限公司，
类型：发明
国别省市：浙江,33