用于半导体集成电路的基准电流源制造技术

实施例涉及用于半导体集成电路的基准电流源，包括：电压源，被配置为在第一电源端子与第二电源端子之间提供基准电压；运算放大器，其同相输入端耦合至第二电源端子；反馈晶体管，其栅极耦合至运算放大器的输出端，其源极耦合至运算放大器的反相输入端，并且其漏极用于提供基准电流；开关电容电路，包括第一电容器、第一开关和第二开关，第一电容器和第二开关串联连接在第一电源端子与运算放大器的反相输入端之间，第一开关与第一电容器并联连接；以及非交叠时钟控制模块，被配置为基于晶振时钟信号产生用于控制第一开关的第一时钟信号和用于控制第二开关的第二时钟信号，第一时钟信号与第二时钟信号不交叠，使得第一开关和第二开关交替导通。

【技术实现步骤摘要】
用于半导体集成电路的基准电流源
本公开的实施例总体上涉及半导体集成电路领域，并且更具体地，涉及一种用于半导体集成电路的基准电流源以及包括基准电流源的半导体集成电路。
技术介绍
基准电流源在模拟信号处理系统和混合信号处理系统中占有非常重要的地位，其用于为系统中的其他电路提供电流基准。例如，基准电流源广泛应用于诸如模数转换器（ADC）、数模转换器（DAC）、传感器等诸多半导体集成电路中，其精度和稳定性会直接影响这些电路的信号处理精度，比如ADC或DAC等的转换精度、传感器的感测信号精度等。如何设计出精准稳定的基准电流源一直是业界所关注和研究的热点问题。基准电流源的一个重要指标是其所提供的电流基准在宽温度范围内的工作稳定程度。温度漂移（简称温漂）系数是衡量基准电流源的工作稳定程度的一个重要参数，其描述基准电流源的输出电流随温度的变化。温漂系数越高，基准电流源的稳定程度越差。温漂系数越低，基准电流源的稳定程度越好。因此，期望为各种电路提供具有低温漂系数的基准电流源，以确保电路的信号处理精度。常规基准电流源的通常实现方式是将电压除以电阻来产生一个基准电流。对于这样的基准电流源，为了实现低温漂系数，需要用到低温漂的基准电压和低温漂电阻。低温漂的基准电压在普通半导体工艺中是相对容易实现的。然而，低温漂电阻在普通半导体工艺中是难以实现的，电阻的一阶温漂系数和二阶温漂系数通常都比较大。如果采用特殊半导体工艺来实现低温漂电阻，会增加工艺成本。为了在普通半导体工艺下利用电阻来实现低温漂电流源，需要对电阻的温漂进行补偿。然而，由于不但需要补偿一阶温度系数，而且还需要补偿二阶温度系数，导致对温漂的补偿难度大。此外，由于电阻的温漂及其阻值存在工艺离散性波动，需要用额外的电路对每个电阻样品进行独立的修调补偿，导致电路设计复杂以及后期修调成本高等问题。
技术实现思路
本公开的目的是提供一种用于半导体集成电路的基准电流源以及包括基准电流源的半导体集成电路，以克服对特殊半导体工艺的依赖，简化高精度低温漂电流源的设计复杂度，并且降低后续的测试修调成本。根据本公开的一个方面，提供了一种用于半导体集成电路的基准电流源，包括：电压源，被配置为在第一电源端子与第二电源端子之间提供基准电压；运算放大器，包括同相输入端、反相输入端以及输出端，运算放大器的同相输入端被耦合至第二电源端子；反馈晶体管，反馈晶体管的栅极被耦合至运算放大器的输出端，反馈晶体管的源极被耦合至运算放大器的反相输入端，并且反馈晶体管的漏极被配置用于提供基准电流；开关电容电路，包括第一电容器、第一开关和第二开关，第一电容器和第二开关串联连接在第一电源端子与运算放大器的反相输入端之间，第一开关与第一电容器并联连接；以及非交叠时钟控制模块，被配置为基于晶振时钟信号产生用于控制第一开关的第一时钟信号和用于控制第二开关的第二时钟信号，其中第一时钟信号与第二时钟信号不交叠，使得第一开关和第二开关交替导通。在根据本公开的实施例中，通过利用普通半导体工艺中稳定且低温漂的电容器件，结合稳定的晶振时钟信号构建开关电容电路，能够实现等效的低温漂电阻。此外，通过利用非交叠时钟控制模块控制开关电容电路的时序，能够避免因为短接而产生漏电流，确保了等效电阻的稳定性。在一个实施例中，非交叠时钟控制模块包括第一与门、第二与门、第一反相器、第二反相器以及第三反相器，其中，第一与门的一个输入端接收晶振时钟信号，第一与门的另一个输入端被耦合至第一反相器的输出端，并且第一与门的输出端被配置为提供第一时钟信号以控制第一开关的通断；第一反相器的输入端被耦合至第二与门的输出端；第二反相器的输入端被耦合至第一与门的输出端；第三反相器的输入端接收晶振时钟信号；并且第二与门的一个输入端被耦合至第二反相器的输出端，第二与门的另一个输入端被耦合至第三反相器的输出端，并且第二与门的输出端被配置为提供第二时钟信号以控制第二开关的通断。在这样的实施例中，通过利用与门和反相器的组合，能够精确可靠地控制第一时钟信号与第二时钟信号不交叠，确保第一开关和第二开关不同时导通。在一个实施例中，非交叠时钟控制模块包括第一或门、第二或门、第一反相器、第二反相器以及第三反相器，其中，第一或门的一个输入端接收晶振时钟信号，第一或门的另一个输入端被耦合至第一反相器的输出端，并且第一或门的输出端被配置为提供第一时钟信号以控制第一开关的通断；第一反相器的输入端被耦合至第二或门的输出端；第二反相器的输入端被耦合至第一或门的输出端；第三反相器的输入端接收晶振时钟信号；并且第二或门的一个输入端被耦合至第二反相器的输出端，第二或门的另一个输入端被耦合至第三反相器的输出端，并且第二或门的输出端被配置为提供第二时钟信号以控制第二开关的通断。在这样的实施例中，通过利用或门与反相器的组合，能够精确可靠地控制第一时钟信号与第二时钟信号不交叠，确保第一开关和第二开关不同时导通。在一个实施例中，基准电流源还包括：第二电容器，被耦合在第一电源端子与运算放大器的反相输入端之间，并且被配置为减小运算放大器的反相输入端处的电压的跳动。在这样的实施例中，由于第二电容器一直保持着接近基准电压的电压，因此在第二开关导通的瞬间，第二电容器能够分出一部分电荷给第一电容器，起到了缓冲的效果，使得运算放大器的反相输入端处的电压的跳动变小很多。在一个实施例中，基准电流源还包括：第三电容器，被耦合在第一电源端子与运算放大器的输出端之间，并且被配置为对运算放大器的输出电压进行滤波。在这样的实施例中，第三电容器能够作为运算放大器的负载电容，降低运算放大器的带宽，起到低通滤波的作用。在一个实施例中，运算放大器是斩波运算放大器。在这样的实施例中，采用斩波运算放大器能够进一步减小运放失调电压，提高开关电容电路两端的直流偏置精度。在一个实施例中，晶振时钟信号的频率是运算放大器的斩波频率的正偶数倍。在这样的实施例中，能够完全消除运放失调电压。在一个实施例中，基准电流源是拉电流输出型电流源，其中第一电源端子是电压源的正输出端子，并且第二电源端子是电压源的负输出端子，以及其中反馈晶体管是PMOS晶体管。利用这样的拉电流输出型电流源能够为各种电路提供稳定可靠的基准电流。在一个实施例中，基准电流源是灌电流输入型电流源，其中第一电源端子是电压源的负输出端子，并且第二电源端子是电压源的正输出端子，以及其中反馈晶体管是NMOS晶体管。利用这样的灌电流输入型电流源能够为各种电路提供稳定可靠的基准电流。根据本公开的另一方面，提供了一种半导体集成电路，包括如上所述的任意一种基准电流源。根据本公开的半导体集成电路包括如上所述的任意一种基准电流源，因而能够提供相同的优点。在一个实施例中，半导体集成电路被形成为数模转换器，并且半导体集成电路还包括：调制电路，被耦合至基准电流源，并且被配置为根据数字输入对基准电流进行调制以产生经调制的电流；滤波电路，被耦合至调制电路，并且被配置为对经调制的电流进行滤波以产生经滤波的电流；以及放大电路，被耦合至滤波电路，并且被配置为对经本文档来自技高网...

【技术保护点】
1.一种用于半导体集成电路的基准电流源（100），包括：/n电压源（PS），被配置为在第一电源端子（PT1）与第二电源端子（PT2）之间提供基准电压（Vref）；/n运算放大器（AMP），包括同相输入端（IN+）、反相输入端（IN-）以及输出端（OUT），所述运算放大器（AMP）的同相输入端（IN+）被耦合至所述第二电源端子（PT2）；/n反馈晶体管（MP0；MN0），所述反馈晶体管（MP0；MN0）的栅极（G）被耦合至所述运算放大器（AMP）的输出端（OUT），所述反馈晶体管（MP0；MN0）的源极（S）被耦合至所述运算放大器（AMP）的反相输入端（IN-），并且所述反馈晶体管（MP0；MN0）的漏极（D）被配置用于提供基准电流（Is）；/n开关电容电路（200），包括第一电容器（C0）、第一开关（S1）和第二开关（S2），所述第一电容器（C0）和所述第二开关（S2）串联连接在所述第一电源端子（PT1）与所述运算放大器（AMP）的反相输入端（IN-）之间，所述第一开关（S1）与所述第一电容器（C0）并联连接；以及/n非交叠时钟控制模块（NOC），被配置为基于晶振时钟信号（Cryosc）产生用于控制所述第一开关（S1）的第一时钟信号（K1）和用于控制所述第二开关（S2）的第二时钟信号（K2），其中所述第一时钟信号（K1）与所述第二时钟信号（K2）不交叠，使得所述第一开关（S1）和所述第二开关（S2）交替导通。/n...

【技术特征摘要】
1.一种用于半导体集成电路的基准电流源（100），包括：
电压源（PS），被配置为在第一电源端子（PT1）与第二电源端子（PT2）之间提供基准电压（Vref）；
运算放大器（AMP），包括同相输入端（IN+）、反相输入端（IN-）以及输出端（OUT），所述运算放大器（AMP）的同相输入端（IN+）被耦合至所述第二电源端子（PT2）；
反馈晶体管（MP0；MN0），所述反馈晶体管（MP0；MN0）的栅极（G）被耦合至所述运算放大器（AMP）的输出端（OUT），所述反馈晶体管（MP0；MN0）的源极（S）被耦合至所述运算放大器（AMP）的反相输入端（IN-），并且所述反馈晶体管（MP0；MN0）的漏极（D）被配置用于提供基准电流（Is）；
开关电容电路（200），包括第一电容器（C0）、第一开关（S1）和第二开关（S2），所述第一电容器（C0）和所述第二开关（S2）串联连接在所述第一电源端子（PT1）与所述运算放大器（AMP）的反相输入端（IN-）之间，所述第一开关（S1）与所述第一电容器（C0）并联连接；以及
非交叠时钟控制模块（NOC），被配置为基于晶振时钟信号（Cryosc）产生用于控制所述第一开关（S1）的第一时钟信号（K1）和用于控制所述第二开关（S2）的第二时钟信号（K2），其中所述第一时钟信号（K1）与所述第二时钟信号（K2）不交叠，使得所述第一开关（S1）和所述第二开关（S2）交替导通。


2.根据权利要求1所述的用于半导体集成电路的基准电流源（100），其中所述非交叠时钟控制模块（NOC）包括第一与门（AND1）、第二与门（AND2）、第一反相器（INV1）、第二反相器（INV2）以及第三反相器（INV3），其中，
所述第一与门（AND1）的一个输入端接收所述晶振时钟信号（Cryosc），所述第一与门（AND1）的另一个输入端被耦合至所述第一反相器（INV1）的输出端，并且所述第一与门（AND1）的输出端被配置为提供所述第一时钟信号（K1）以控制所述第一开关（S1）的通断；
所述第一反相器（INV1）的输入端被耦合至所述第二与门（AND2）的输出端；
所述第二反相器（INV2）的输入端被耦合至所述第一与门（AND1）的输出端；
所述第三反相器（INV3）的输入端接收所述晶振时钟信号（Cryosc）；并且
所述第二与门（AND2）的一个输入端被耦合至所述第二反相器（INV2）的输出端，所述第二与门（AND2）的另一个输入端被耦合至所述第三反相器（INV3）的输出端，并且所述第二与门（AND2）的输出端被配置为提供所述第二时钟信号（K2）以控制所述第二开关（S2）的通断。


3.根据权利要求1所述的用于半导体集成电路的基准电流源（100），其中所述非交叠时钟控制模块（NOC）包括第一或门（OR1）、第二或门（OR2）、第一反相器（INV1）、第二反相器（INV2）以及第三反相器（INV3），其中，
所述第一或门（OR1）的一个输入端接收所述晶振时钟信号（Cryosc），所述第一或门（OR1）的另一个输入端被耦合至所述第一反相器（INV1）的输出端，并且所述第一或门（OR1）的输出端被配置为提供所述第一时钟信号（K1）以控制所述第一开关（S1）的通断；
所述第一反相器（INV1）的输入端被耦合至所述第二或门（OR2）的输出端；
所述第二反相器（INV2）的输入端被耦合至所述第一或门（OR1）的输出端；
所述第三反相器（INV3）的输入端接收所述晶振时钟信号（Cryosc）；并且
所述第二或门（OR2）的一个输入端被耦合至所述第二反相器（INV2）的输出端，所述第二或门（OR2）的另一个输入端被耦合至所述第三反相器（INV3）的输出端，并且所述第二或门（OR2）的输出端被配置为提供所述第二时钟信号（K2）以控制所述第二开关（S2）的通断。


4.根据权利要求1所述的用于半导体集成电路的基准电流源（100），还包括：
第二电容器（C1），被耦合在所述第一电源端子（PT1）与所述运算放大器（AMP）的反相输入端（IN-）之间，并且被配置为减小所述运算放大器（AMP）的反相输入端（IN-）处的电压（Vc）的跳动。


5.根据权利要求1所述的用于半导体集成电路的基准电流源（100），还包括：
第三电容器（C2），被耦...

【专利技术属性】
技术研发人员：陈建章，
申请(专利权)人：杭州晶华微电子有限公司，
类型：发明
国别省市：浙江;33