像素结构制造技术

本公开文件提出一种像素结构，包含第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、数据写入电路、重置电路以及发光二极管。第一晶体管可接收第一系统电压与发光信号。第二晶体管耦接第一晶体管、第一与第二电容并输出驱动电流。第三晶体管接收第一扫描信号与第一参考电压。第四晶体管耦接第二晶体管、第二电容与第三晶体管，并接收第二扫描信号。数据写入电路将数据信号输入至第一电容。重置电路将第二参考电压输入至第一与第二电容。发光二极管耦接第二与第四晶体管及第二系统电压，前述驱动电流流经发光二极管。

【技术实现步骤摘要】
像素结构
本公开文件涉及一种显示装置，且特别涉及一种显示装置的像素结构。
技术介绍
有机发光显示装置的结构中具有许多晶体管，对于该结构的操作方式是通过扫描信号来导通或关闭晶体管，以产生电流以驱动发光二极管，而使发光二极管发亮。然而，基于晶体管本身具有的元件特性会影响有机发光显示装置的显示效果。举例来说，晶体管会随着制程上的些微差异或者使用的时间长短，造成每个晶体管之间临界电压不一致。也就是说，晶体管彼此间临界电压不一致的特性，会使得显示装置的各个像素在显示上发生发光亮度不一致的问题。由于显示装置随着分辨率越高而需要使用更多个像素，而无法逐一对所有晶体管作校正，进而无法有效率地克服显示画面上的各个像素发光亮度不一致，所造成显示品质低落的问题。
技术实现思路
根据本公开文件的一实施例公开一种像素结构，此像素结构包含第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、数据写入电路、重置电路以及发光二极管。第一电容其具有第一端以及第二端。第二电容具有第一端以及第二端，其中第二电容的第一端耦接第一电容的第二端。第一晶体管具有第一端用以接收第一系统电压、栅极端用以接收发光信号以及第二端耦接第一电容的第一端。第二晶体管具有第一端其耦接第一晶体管的第二端与第一电容的第一端、栅极端耦接第二电容的第二端以及第二端用以输出驱动电流。第三晶体管具有第一端、栅极端用以接收第一扫描信号以及第二端用以接收第一参考电压，其中第三晶体管的第一端耦接第二电容的第二端以及第二晶体管的栅极端。第四晶体管具有第一端其耦接第二晶体管的第二端、栅极端用以接收第二扫描信号、以及第二端其耦接第二电容的第二端以及第三晶体管的第一端。数据写入电路用以将一数据信号选择性输入至第一电容的第一端。重置电路用以将第二参考电压选择性输入至第一电容的第二端以及第二电容的第一端。以及，发光二极管具有第一端其耦接第二晶体管的第二端与第四晶体管的第一端、以及第二端耦接至第二系统电压，驱动电流流经发光二极管。根据另一实施例，公开一种像素结构，此像素结构包含第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、数据写入电路、重置电路以及发光二极管。第一电容具有第一端以及第二端。第二电容具有第一端以及第二端，其中第二电容的第一端耦接第一电容的第二端。第一晶体管具有第一端用以接收第一系统电压、栅极端用以接收一发光信号以及第二端其耦接至第一电容的第一端。第二晶体管具有第一端其耦接第一晶体管的第二端以及第一电容的第一端、栅极端其耦接第二电容的第二端以及第二端用以输出驱动电流。第三晶体管具有第一端、栅极端用以接收第一扫描信号以及第二端用以接收第一参考电压，其中第三晶体管的第一端耦接至第二电容的第二端以及第二晶体管的栅极端。第四晶体管具有第一端其耦接至第二晶体管的第二端、栅极端用以接收第二扫描信号以及第二端其耦接至第二电容的第二端、第二晶体管的栅极端以及第三晶体管的第一端。数据写入电路用以将数据信号以及第二参考电压选择性输入至第一电容的第二端以及第二电容的第一端。重置电路用以将第二参考电压选择性输入至第一电容的第一端。以及，发光二极管具有第一端其耦接第二晶体管的第二端与第四晶体管的第一端、以及第二端耦接至第二系统电压，驱动电流流经发光二极管。附图说明以下详细描述结合附图阅读时，将有利于较佳地理解本公开文件的态样。应注意，根据说明上实务的需求，附图中各特征并不一定按比例绘制。实际上，出于论述清晰的目的，可能任意增加或减小各特征的尺寸。图1示出根据本公开文件一些实施例中一种像素结构的电路示意图。图2示出像素结构的一操作实施例的信号时序示意图。图3示出在第一时段内时图1的像素结构的操作状态示意图。图4示出在第二时段内时图1的像素结构的操作状态示意图。图5示出在第三时段内时图1的像素结构的操作状态示意图。图6示出在第四时段内时图1的像素结构的操作状态示意图。图7示出根据本公开文件另一些实施例中一种像素结构的电路示意图。图8示出另一些实施例中像素结构的一操作实施例的信号时序示意图。图9示出根据本公开文件另一些实施例中一种像素结构的电路示意图。图10示出根据本公开文件另一些实施例中一种像素结构的电路示意图。其中，附图标记说明如下：100像素电路110数据写入电路120重置电路130发光二极管C1第一电容C2第二电容T1第一晶体管T2第二晶体管T3第三晶体管T4第四晶体管T5第五晶体管T6第六晶体管T7第七晶体管T8第八晶体管S1第一扫描信号S2第二扫描信号S3第三扫描信号S4第四扫描信号EM发光信号P1第一时段P2第二时段P3第三时段P4第四时段VDD第一系统电压VSS第二系统电压Vdata数据信号VREF1第一参考电压VREF2第二参考电压具体实施方式以下公开内容提供许多不同实施例或实例，以便实施本专利技术的不同特征。下文描述元件及排列的特定实例以简化本专利技术。当然，所述实例仅为示例性且并不欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征使得第一特征及特征可不处于直接接触的实施例。另外，本专利技术可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。请参阅图1，其示出根据本公开文件一些实施例中一种像素结构的电路示意图。如图1所示，像素电路100包含第一电容C1、第二电容C2、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、数据写入电路110、重置电路120以及发光二极管130。第一电容C1具有第一端以及第二端。第二电容C2具有第一端以及第二端。其中，第二电容C2的第一端是耦接到第一电容C1的第二端。第一晶体管T1的第一端是用以接收第一系统电压VDD，第一晶体管T1的栅极端用以接收发光信号EM，第一晶体管T1的第二端耦接于第一电容C1的第一端。第二晶体管T2的第一端是耦接于第一晶体管T1的第一端与第一电容C1的第一端，第二晶体管T2的栅极端耦接于第二电容C2的第二端，第二晶体管T2的第二端用以输出驱动电流。第三晶体管T3的第一端是耦接于第二电容C2的第二端以及第二晶体管T2的栅极端，第三晶体管T3的栅极端用以接收第一扫描信号S1，第三晶体管T3的第二端是用以接收第一参考电压VREF1。第四晶体管T4的第一端是耦接于第二晶体管T2的第二端，第四晶体管T4的栅极端用以接收第二扫描信号S2，第四晶体管T4的第二端是耦接于第二电容C2的第二端以及第三晶体管T3的第一端。数据写入电路110耦接于第一电容C1的第一端，用以将数据信号Vdata选择性输入至第一电容C1的第一端。举例来说，数据写入电路110包含第五晶体管T5以及第六晶体管T6。第五晶体管T5的第一端用以接收数据信号Vdata，第五晶体管T5的栅极端用以接收第四扫描信号S4，第五晶体管T5的第二端耦接于第一晶体管T1的第二端、第一电容C1的第一端以及第二晶体管T2的第一端。第六晶体管T6的第一端耦接于第五晶体管T5的第二端以及第一电容C1的第一端，第六晶体管T6的栅极端是用以接收第二扫描信号S2，第六晶体管T6的第二端是用以本文档来自技高网...

【技术保护点】
1.一种像素结构，包含：一第一电容，具有一第一端以及一第二端；一第二电容，具有一第一端以及一第二端，其中，该第二电容的该第一端耦接该第一电容的该第二端；一第一晶体管，具有一第一端用以接收一第一系统电压、一栅极端用以接收一发光信号、以及一第二端耦接该第一电容的该第一端；一第二晶体管，具有一第一端其耦接该第一晶体管的该第二端与该第一电容的该第一端、一栅极端耦接该第二电容的该第二端、以及一第二端用以输出一驱动电流；一第三晶体管，具有一第一端、一栅极端用以接收一第一扫描信号以及一第二端用以接收一第一参考电压，其中，该第三晶体管的该第一端耦接该第二电容的该第二端以及该第二晶体管的该栅极端；一第四晶体管，具有一第一端其耦接该第二晶体管的该第二端、一栅极端用以接收一第二扫描信号、以及一第二端其耦接该第二电容的该第二端以及该第三晶体管的该第一端；一数据写入电路，用以将一数据信号选择性输入至该第一电容的该第一端；一重置电路，用以将第二参考电压选择性输入至该第一电容的该第二端以及该第二电容的该第一端；以及一发光二极管，具有一第一端其耦接该第二晶体管的该第二端与该第四晶体管的该第一端、以及一第二端耦接至一第二系统电压，该驱动电流流经该发光二极管。...

【技术特征摘要】
2018.10.05 TW 1071352991.一种像素结构，包含：一第一电容，具有一第一端以及一第二端；一第二电容，具有一第一端以及一第二端，其中，该第二电容的该第一端耦接该第一电容的该第二端；一第一晶体管，具有一第一端用以接收一第一系统电压、一栅极端用以接收一发光信号、以及一第二端耦接该第一电容的该第一端；一第二晶体管，具有一第一端其耦接该第一晶体管的该第二端与该第一电容的该第一端、一栅极端耦接该第二电容的该第二端、以及一第二端用以输出一驱动电流；一第三晶体管，具有一第一端、一栅极端用以接收一第一扫描信号以及一第二端用以接收一第一参考电压，其中，该第三晶体管的该第一端耦接该第二电容的该第二端以及该第二晶体管的该栅极端；一第四晶体管，具有一第一端其耦接该第二晶体管的该第二端、一栅极端用以接收一第二扫描信号、以及一第二端其耦接该第二电容的该第二端以及该第三晶体管的该第一端；一数据写入电路，用以将一数据信号选择性输入至该第一电容的该第一端；一重置电路，用以将第二参考电压选择性输入至该第一电容的该第二端以及该第二电容的该第一端；以及一发光二极管，具有一第一端其耦接该第二晶体管的该第二端与该第四晶体管的该第一端、以及一第二端耦接至一第二系统电压，该驱动电流流经该发光二极管。2.如权利要求1所述的像素结构，其中，该数据写入电路包含：一第五晶体管，具有一第一端用以接收该数据信号、一栅极端用以接收一第四扫描信号以及一第二端耦接该第一晶体管的该第二端、该第一电容的该第一端以及该第二晶体管的该第一端；以及一第六晶体管，具有一第一端耦接该第五晶体管的该第二端以及该第一电容的该第一端、一栅极端用以接收该第二扫描信号以及一第二端用以接收该第二参考电压。3.如权利要求1或2所述的像素结构，其中，该重置电路包含：一第七晶体管，具有一第一端耦接至该第一电容的该第二端以及该第二电容的该第一端、一栅极端用以接收一第三扫描信号以及一第二端用以接收该第二参考电压。4.如权利要求1或2所述的像素结构，其中，该重置电路包含：一第七晶体管，具有一第一端耦接至该第一电容的该第二端以及该第二电容的该第一端、一栅极端用以接收该第二扫描信号以及一第二端用以接收该第二参考电压；以及一第八晶体管，具有一第一端耦接至该第一电容的该第二端以及该第二电容的该第一端、一栅极端用以接收该第四扫描信号以及一第二端用以接收该第二参考电压。5.如权利要求1所述的像素结构，其中，该驱动电流的大小正相关于该数据信号与该第二参考电压的电压差值。6.一种...

【专利技术属性】
技术研发人员：郑贸薰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71